「interface circuits」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A reference clock supplied from a clock package 12 is fed to each of interface packages 141-14n and a multiplexer demultiplexer package 16 via a multiplex data clock wire 18, multiplexer control circuits 421-42n of the interface packages 141-14n transmit the multiplexed data to the multiplexer demultiplexer package 16 via a multiplex bus 20, based on the supplied clock.例文帳に追加

クロックパッケージ１２から供給される基準クロックを多重データ用クロック配線１８を介して各インターフェイスパッケージ１４１〜１４ｎ及び多重分離パッケージ１６に供給し、各インターフェイスパッケージ１４１〜１４ｎの多重制御回路４２１〜４２ｎではその供給されたクロックに基づいて多重データを多重バス２０を介して多重分離パッケージ１６に伝送する。 - 特許庁

This semiconductor memory using the flash(F) ROM being non-volatile and programmable semiconductor storage elements is provided with an interface means for forming an interface circuit between the storage elements and outside circuits by using an FPGA capable of loading of a program on a substrate and a program loading means for loading the program corresponding to the FROM to the FPGA at the time of power supply.例文帳に追加

不揮発性でありかつプログラム可能な半導体記憶素子であるフラッシュ（Ｆ）ＲＯＭを使用した半導体記憶装置において、基板上においてプログラムのロードが可能なＦＰＧＡを使用し、前記記憶素子と外部回路とのインターフェイス回路を形成するインターフェイス手段と、電源投入時に、前記ＦＲＯＭと対応したプログラムをＦＰＧＡにロードするプログラムロード手段とを備える。 - 特許庁

The fading circuits 202 generates the fading state of a propagation channel on the basis of a parameter expressing a propagation environment outputted from a propagation model generating device 100, and adds a spatial multi-path to an input signal having passed through an input interface means.例文帳に追加

フェージング回路２０２は、伝搬モデル生成装置１００から出力された伝搬環境を表す各パラメータに基づいて、伝搬チャネルのフェージング状態を生成し、前記各入力インターフェース手段を通過した入力信号に空間マルチパスを付加する。 - 特許庁

A vertical synchronizing signal driving part 23 incorporates an interface driving circuit Vi and a progressive driving circuit Vp and is allowed to select one of these two driving circuits Vi and Vp in accordance with a control signal P/I supplied from the outside.例文帳に追加

垂直同期信号駆動部２３は、インターレース駆動回路Ｖｉとプログレッシブ駆動回路Ｖｐとを内蔵しており、外部から供給される制御信号Ｐ／Ｉにより、これら２つの駆動回路Ｖｉ及びＶｐの一方を選択できる構成とされている。 - 特許庁

The through electrodes TSV1 for data provided in respective core chips are commonly connected to one another, and the output circuits RBUFO provided in respective core chips are activated in response to a read clock signal RCLKDD supplied from the interface chip IF.例文帳に追加

コアチップにそれぞれ設けられたデータ用の貫通電極ＴＳＶ１は互いに共通接続され、コアチップにそれぞれ設けられた出力回路ＲＢＵＦＯはインターフェースチップＩＦより供給されるリードクロック信号ＲＣＬＫＤＤに応答して活性化される。 - 特許庁

An RFID communication device 1 comprises a host interface 11, a main controller 12, an RF circuit control block 13, a transmission control block 20, a reception control block 30, and RF circuits 40a, 40b, ... 40n being different for each RFID frequency band.例文帳に追加

ＲＦＩＤ通信装置１は、ホストインタフェース部１１と、メインコントローラ１２と、ＲＦ回路制御ブロック１３と、送信制御ブロック２０と受信制御ブロック３０と、ＲＦＩＤの周波数帯域ごとに異なるＲＦ回路４０ａ、４０ｂ、…、４０ｎから構成される。 - 特許庁

In this image forming device, MFP 100 has a main control part 10; an interface part 30 having signal detection circuits 31 to 35 which detect the presence of an external signal inputted to the main control part 10 for controlling communication with the outside; a main power supply circuit 50; and a power supply control circuit 60.例文帳に追加

ＭＦＰ１００に、メイン制御部１０、メイン制御部１０に入力される外部信号の有無を検出する信号検出回路３１〜３５を有し、外部との通信を制御するインタフェース部３０、主電源回路５０、電源制御回路６０を設ける。 - 特許庁

When both voltage detection circuits 5, 6, which is able to detect the presence of an AC short circuit, no longer detect AC short circuit voltage the changeover control circuit 11 will turn on the optical switch 12, even if a connection between a subscriber and an interface circuit 13 is interrupted.例文帳に追加

回線とインターフェース回路１３との間の接続が断の状態でもＡＣ混触の有無を検出可能な電圧検出回路５及び６の両回路がＡＣ混触電圧を検出しなくなれば、切替制御回路１１によって光スイッチ１２がオンされる。 - 特許庁

The newly formed scan chain serves as a test path for inspecting combined circuits 200, 300 and 400, which are hard to inspect, positioned in interface domains K1, K2, and K3 between a full scan test objective circuit 500 and the external connection terminals (pads) P1 to P9, etc.例文帳に追加

この新規に形成されるスキャンチェーンは、フルスキャンテスト対象回路（５００）と外部接続端子（パッド）Ｐ１〜Ｐ９等との間のインタフェース領域Ｋ１，Ｋ２，Ｋ３に位置する、検査がむずかしい組合せ回路２００，３００，４００を検査するためのテスト用のパスとなる。 - 特許庁

The interface circuits 2a-2d are provided, corresponding to each of a plurality of function blocks 1a-1d, and a test pattern for measuring a power supply current can be set in all the function blocks 1a-1d from an LSI tester through a single input/output terminal.例文帳に追加

複数の機能ブロック１ａ〜１ｄのそれぞれに対応してインターフェース回路２ａ〜２ｄを設け、ＬＳＩテスタから１つの入出力端子を介して全ての機能ブロック１ａ〜１ｄに電源電流を測定するためのテストパターンを設定できるようにした。 - 特許庁

A first IC is provided with: a nonvolatile memory that stores pre-acquisition adjustment data obtained by pre-adjusting an internal configuration section adjustable by adjustment data and correction data for other circuits; and an interface for connecting the nonvolatile memory to the outside.例文帳に追加

第１のＩＣは、調整データにより調整可能について予め事前に調整を行なった結果の事前取得調整データおよび他の回路の補正用データが記憶される不揮発性メモリと、不揮発性メモリを外部に対して接続するためのインターフェースを備える。 - 特許庁

When the kind of the MPU is specified by the MPU selecting part 102, switching to interface circuits 103, 104, and 105 preliminarily related with the specified kind is operated, and when the kind of the MPU can not specified, the result is displayed on an operating part.例文帳に追加

ＭＰＵ選択部１０２によりＭＰＵの種類が特定された場合は、特定された種類に予め関係付けされたインタフェース回路１０３，１０４，１０５に切り換え、ＭＰＵの種類が特定できなかった場合は、その旨を操作部１５０１に表示する。 - 特許庁

Since digital units of the disk interface device can be operated at the actual operation speed though the test instruction word information and debugging data are inputted and outputted at a sufficiently lower speed, digital circuits operating at a high speed can be tested by using general low-cost test equipment.例文帳に追加

これにより、十分に遅い速度でテスト命令語情報とデバッギングデータとが入出力されるが、ディスクインターフェース装置のデジタルユニットを実際の動作速度で動作させうるので、一般的な低コストのテスト装備で高速動作デジタル回路をテストすることができる。 - 特許庁

Soft micro codes are used to control functions of a modulation-demodulation circuit and a CPU for a MODEM among an analog circuit, A/D, D/A converter circuits, a ROM, a RAM, the modulation- demodulation circuit, the CPU for MODEM, a power supply for the MODEM and an interface circuit and a CPU for a TV game machine realizes the processing of the codes.例文帳に追加

モデムを構成するアナログ回路、Ａ／Ｄ，Ｄ／Ａ変換回路、ＲＯＭ、ＲＡＭ、変復調回路、モデム用ＣＰＵ、モデム用電源、インタフェース回路のうちの、変復調回路、モデム用ＣＰＵの機能をソフトマイクロコード化して、テレビゲーム機用ＣＰＵで実現する。 - 特許庁

Thus, high-quality and high-definition video signals can be played back, copyright protection of contents is attained, with which only a user managed by key information can use the contents, and a transmitting device, a receiving device and an interface with high affinity with television-based rationalized circuits can be provided.例文帳に追加

これにより、高画質かつ高精細な映像を再生でき、かつキー情報で管理されたユーザのみが使用できるというコンテンツの著作権保護を実現し、テレビジョンベースの合理化された回路との親和性に優れた送出機器、受像機器、インターフェースを提供することが出来る。 - 特許庁

The input-output control device includes a plurality of fiber channel interface control circuits and a protocol processing circuit that can sequentially execute protocol processing of each port, wherein the protocol processing circuit includes a receiving port identification register which can identify a port that should perform frame reception, and a transmitting port designation register for designating a port that should perform frame transmission.例文帳に追加

複数のファイバ・チャネル・インタフェース制御回路と、各ポートのプロトコル処理を逐次実行できるプロトコル処理回路を備え、前記プロトコル処理回路がフレーム受信すべきポートを識別できる受信ポート識別レジスタ、およびフレーム送信すべきポートを指定する送信ポート指定レジスタを備える。 - 特許庁

The semiconductor device includes a router chip 102-1, including a plurality of connection pads 111 to which an external connection pad of a semiconductor chip 101-1 is flip-chip connected and a plurality of contactless communication interface circuits 113 provided corresponding to the plurality of connection pads respectively.例文帳に追加

半導体装置は、半導体チップ１０１−１の外部接続パッドがフリップチップ接続される複数の接続パッド１１１と、複数の接続パッドにそれぞれ対応して設けられた複数の非接触通信インタフェース回路１１３とを有するルータチップ１０２−１を備えている。 - 特許庁

The semiconductor equipment operates so that a bus interface converts the data received from the device driver via the bus to the predetermined format packet and a packet interpreter writes the packet converted into an internal register after the packet converted is converted to the data that matches the internal register of basic circuits.例文帳に追加

また、半導体装置は、バスインタフェースにより、デバイスドライバからバスを介して受信したデータを所定フォーマットのパケットに変換し、パケットインタプリタにより、変換後のパケットを基本回路の内部レジスタに適合するデータに変換して内部レジスタへ書き込むように動作する。 - 特許庁

Thus, high-quality and high-definition video images can be played back, copyright protection of contents is attained, with which only a user managed by key information can use the contents, and a transmitting device, a receiving device and an interface with high affinity with television-based rationalized circuits can be provided.例文帳に追加

これにより、高画質かつ高精細な映像を再生でき、かつキー情報で管理されたユーザのみが使用できるというコンテンツの著作権保護を実現し、テレビジョンベースの合理化された回路との親和性に優れた送出機器、受像機器、インターフェースを提供することが出来る。 - 特許庁

To solve the problem with a video system of the prior art utilizing an SDI (Serial Digital Interface) that the area of the video display per SDI receiving circuit is fixed and therefore more controllers and the SDI receiving circuits are needed than a video display area when a screen which is extremely elongated longitudinally or vertically is controlled.例文帳に追加

ＳＤＩを利用した先行する映像装置においては、ＳＤＩ受信回路の１回路当りの映像表示は固定エリアであるため、極端な横長又は縦長のスクリーンを制御する場合には、映像表示面積以上にコントローラ及びＳＤＩ受信回路が必要となる。 - 特許庁

The navigation device comprises an absolute position/direction detecting part 1, a relative direction detecting part 2, a vehicle speed detecting part 3, a main CPU and its peripheral circuits 4, a memory group M, a user interface part 9, a display 10, an input part 11, a CD-ROM controller 12, an FM multiple receiving/processing part 13.例文帳に追加

絶対位置・方位検出部１、相対方位検出部２、車速検出部３、メインＣＰＵ及びその周辺回路４、メモリ群Ｍ、ユーザインタフェース部９、表示部１０、入力部１１、ＣＤ−ＲＯＭ制御部１２、ＦＭ多重受信及び処理部１３を備える。 - 特許庁

When a start button of an operation panel 101 is pressed, a CPU 100 sets the entry of LOs/L1 of a control bit of ASPM of a link control register as "disable" by performing configuration right access to configuration registers 109a-112a in PCIe interface circuits 109-112.例文帳に追加

操作パネル１０１のスタートボタンを押下すると、ＣＰＵ１００は、ＰＣＩｅインタフェース回路１０９〜１１２内のコンフィギュレーションレジスタ１０９ａ〜１１２ａにコンフィギュレーションライトアクセスすることで、リンクコントロールレジスタのＡＳＰＭの制御ビットのＬ０ｓ／Ｌ１のエントリーを“ディセーブル”に設定する。 - 特許庁

A processor system comprises a plurality of arithmetic units 27 capable of parallel arithmetic processing, memories for storing data used in the arithmetic processing by the plurality of arithmetic units 27, a DMA control circuit 3 for starting the plurality of DMACs 31, and interface parts 4 to 6 for various peripheral circuits.例文帳に追加

プロセッサシステムは、それぞれが並列して演算処理を行うことが可能な複数の演算ユニット２７と、複数の演算ユニット２７が演算処理に使用するデータを格納するメモリと、図１では不図示の複数のDMAC３１の起動制御を行うDMA制御回路３と、各種周辺回路のインターフェース部４，５，６とを備えている。 - 特許庁

The input interface circuit 100 includes an input first stage circuit connected to a signal terminal at which data is externally input, and a phase adjustment circuit 6 for adjusting a clock that is externally input and a latch timing signal to latch circuits 3 and 4 included in the input first stage circuit to the same phase.例文帳に追加

本発明に係る入力インターフェース回路１００は、データが外部入力される信号端子に接続される入力初段回路と、外部入力されるクロックと、入力初段回路に含まれるラッチ回路３、４へのラッチタイミング信号とを同位相に調整する位相調整回路６と、を備える。 - 特許庁

Thereafter, on the basis of a switching signal from a switching signal generation circuit 26, the address and the Arcnet controller control signal from a PCI interface circuit 14 are respectively supplied through the switching circuits 22 and 24 to the Arcnet controller 16 and the Arcnet controller 16 is shifted to be under the control of a PCI bus 12.例文帳に追加

その後、切替信号発生回路２６からの切替信号に基づいて、ＰＣＩインタフェース回路１４からのアドレスおよびＡｒｃｎｅｔコントローラ制御信号がそれぞれ切替回路２２および２４を介してＡｒｃｎｅｔコントローラ１６に与えられ、Ａｒｃｎｅｔコントローラ１６がＰＣＩバス１２の制御下に移される。 - 特許庁

The receiver is provided with a data processing/control section 6 that processes received message data outputted from a decode section 5 to provide an output of serial data and with a signal input output section 7 having input output circuits 71-7n having different interface conditions that is provided with an optical element circuit 70 selecting an input output circuit on the basis of external optical data.例文帳に追加

デコード部５から出力される受信メッセージデータを処理してシリアルデータを出力するデータ処理／制御部６と、互いに異なるインタフェース条件の複数の入出力回路７１〜７ｎを設けた信号入出力部７に外部からの光データによって入出力回路を選択する光素子回路７０を設ける。 - 特許庁

To a semiconductor tester 10 for general use constituted with test signal generation means 52, 53, 54 and 55, a data supply means, a data reading means, judging means and a control means 11, a special control signal generation means 12 and an interface means 13 for testing a semiconductor integrated circuit 16 incorporated BIST circuits 31 to 35 are provided.例文帳に追加

試験信号発生手段５２，５３，５４，５５、データ供給手段、データ読出手段、判定手段及び制御手段１１から構成される汎用的な半導体試験装置１０に対してＢＩＳＴ回路３１〜３５を内蔵した半導体集積回路１６を試験するための専用の制御信号発生手段１２及びインターフェイス手段１３を別個設けた。 - 特許庁

Since the transmitting/receiving circuit module is constituted of a combination of a main substrate and a plurality of smaller substrates 17 (17a to 17f), adaptation to all standards and all interface circuits can be realized by previously preparing small substrates 17 suited to various standards and individually exchanging these small substrates 17.例文帳に追加

本発明に係る送受信回路モジュールは、メイン基板１６と小基板１７ａ〜１７ｆ（以下、小基板１７と記述する。）との組み合わせで構成しているので、様々な規格に適合した小基板１７をあらかじめ何種類も用意しておけば、あらゆる規格、あらゆるインターフェース回路との適合が、小基板１７を個別に交換するだけで実現できる。 - 特許庁

In the input interface circuit 101 of a pachinko game machine, the control portions 500 and 600 are both connected to a detection/voltage conversion circuit 200 via respective output circuits 300 and 400 so that, for example, an error signal such as a reverse current generated from one of the control portions can be shut off and prevented from affecting signals transmitted to the other of the control portions.例文帳に追加

各制御部５００，６００は、パチンコ遊技機の入力インターフェース回路１０１において、それぞれ、各出力回路３００，４００を介して、検出及び電圧変換回路２００に接続された構成になっているので、例えば、一方の制御部から発生した逆電流等の異常信号を遮断し、他方の制御部への信号に影響を与えないようにできる。 - 特許庁

In a non-volatile logic circuit having a non-volatile data holding circuit at input/output connected to a data bus line in a logic circuit block that comprises a plurality of logic circuits and inputs and outputs data to and from the data bus line, an interface is allowed to have initialization data, and the logic circuit can be initialized quickly without using the data bus.例文帳に追加

複数の論理回路から構成され、データバス線との間においてデータの入出力が行われる論理回路ブロックであって、前記データバス線に接続された入出力部に不揮発性データ保持回路を有することを特徴とする不揮発性論理回路とすることで、初期化データをインターフェース部分に持たせ、データバスを用いずに短時間で論理回路を初期化することが可能となる。 - 特許庁

The apparatus has an antenna circuit 1 of sending and receiving radio waves by a loading inverted-F antenna and a radio communication circuit 14, constituted of at least one circuit or more among control circuits for controlling radio communication, a modulation/demodulation circuit for modulating frequency, a frequency conversion circuit for converting the frequency and an interface circuit for inputting and outputting data.例文帳に追加

ローディング逆Ｆアンテナにより電波の送受信を行うアンテナ回路１と、無線通信の制御を行う制御回路、周波数の変調を行う変復調回路、周波数の変換を行う周波数変換回路、データの入出力を行うインタフェース回路のうち、少なくとも１つ以上の回路により構成される無線通信回路１４とを有する。 - 特許庁

A control circuit 16 selects an optimum base station among a plurality of communication available base stations on the basis of external information from a GPS circuit 151, an acceleration measurement circuit 152 or an external I/F circuit 153 and information stored internally and relating to the base stations and conducts communication by using any of the interface circuits 11-1 to 11-n corresponding to the selected base station.例文帳に追加

制御回路１６は、ＧＰＳ回路１５１、加速度測定回路１５２、あるいは外部Ｉ／Ｆ回路１５３からの外部情報と、内部に格納された基地局に関する情報に基づいて、交信可能な複数の基地局の中から最適な基地局を選択し、その選択した基地局に対応するインタフェース回路を用いて通信を行うように制御する。 - 特許庁

The wireless device, in which an external DC power supply line is used as the interface and meaningful AC signals as data are superimposed on the line from the external control device, is provided with a circuit for demodulating the superimposed AC signals, an MPU for analyzing the demodulated signals, and a filter for eliminating the superimposed signal which becomes unnecessary for other circuits in the device.例文帳に追加

外部直流電源ラインをインターフェイスとして使用し、そのラインに外部制御機器よりデータとして意味のある交流信号を重畳し、重畳された交流信号を復調する回路、復調された信号を解析するＭＰＵ、無線機内の他の回路で不要となる重畳された交流信号を除去するフィルタを無線機に具備することで実現する。 - 特許庁

The data interface apparatus for a flat panel display includes a transmission part stored in a timing controller for transmitting transmission data with an inserted clock inserted in the data and a clock enabling signal for designating the inserted clock, and a receiving part stored each in a plurality of data integrated circuits connected with the timing controller for sensing the inserted clock and the data separately from the transmission data in response to the clock enabling signal.例文帳に追加

タイミングコントローラに内蔵され、データ間に挿入クロックが挿入された伝送データと、挿入クロックを指示するクロックイネーブル信号とを伝送する送信部と、タイミングコントローラと接続された複数のデータ集積回路のそれぞれに内蔵され、クロックイネーブル信号に応答して伝送データから挿入クロックとデータを分離して検出する受信部とを備える平板表示装置のデータインターフェース装置とした。 - 特許庁