「interface circuits」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

BLocks 12 and 14 for transferring signals are respectively provided with gate circuits 70 and 80, and the input levels of the gate circuits 70 and 80 are dynamically controlled by an interface control circuit 300.例文帳に追加

信号の授受を行うブロック１２，１４のそれぞれにおいて、ゲート回路７０，８０を設け、ゲート回路７０，８０の各々の入力レベルを、インタフェース制御回路３００がダイナミックに制御する。 - 特許庁

A switch which switches supply/interruption of clocks is provided for each of the plurality of protocol processing circuits as the interface control semiconductor integrated circuit having the plurality of protocol processing circuits.例文帳に追加

複数のプロトコル処理回路を有するインタフェース制御半導体集積回路として、前記複数のプロトコル処理回路のそれぞれについて、クロックの供給／遮断の切り替えを行うスイッチを設ける。 - 特許庁

To provide an interface between semiconductor integrated circuits capable of sharing a bus between the semiconductor integrated circuits and transferring data while restraining increase in hardware and software to the minimum.例文帳に追加

ハードウェア及びソフトウェアの増加を最小限に抑えながらも半導体集積回路間でバスを共有してデータの転送を行うことができる半導体集積回路間インタフェースを提供する。 - 特許庁

To provide a pulse inputting device capable of automatically setting interface circuits corresponding to the different kinds of pulse input signals.例文帳に追加

異なる多種のパルス入力信号に対応したインターフェース回路を、自動的に設定できるパルス入力装置を提供すること。 - 特許庁

The MAC frame is unidirectionally transferred to a LAN interface part or multidirectionally transferred to logical circuits other than an inputted logical circuit and the LAN interface part in accordance with the judged result.例文帳に追加

判定に応じ、ＬＡＮインタフェース部に向けてＭＡＣフレームを一方向に転送し、または、入力された論理回線以外の論理回線及びＬＡＮインタフェース部に向けてＭＡＣフレームを多方向に転送する。 - 特許庁

The chip structure for a multiply integrated circuit is provided with chip-to-chip interface circuits for selective connection of internal circuits in an integrated circuit for testing an interface circuit having the ESD protection circuit and the input/output circuit for establishing communication with an external testing system during a test and a burn-in process.例文帳に追加

多重集積回路チップ構造は、テストおよびバーン・イン手順中に外部テスト・システムと通信するためのＥＳＤ保護回路および入出力回路を有するインターフェース回路をテストするため集積回路の内部回路を選択的に接続するチップ間インターフェース回路を有する。 - 特許庁

The packet transfer controller 207 placed at a branch point of a network such as the Internet receives packets via 1st, 2nd,..., Nth interface circuits 2141, 2142,..., 214N and an SA(source address) classification section 222 registers a relation between a source address and the interface circuits 214 to a classification table 225.例文帳に追加

インターネット等のネットワークの分岐点に配置されたパケット転送制御装置２０７は、第１、第２、……第Ｎのインタフェース回路２１４_1、２１４_2、……２１４_Nを介してパケットを入力し、ＳＡ分類部２２２で送信元アドレスとインタフェース回路２１４の関係を分類用テーブル２２５に登録する。 - 特許庁

When the interface circuits 214 are registered for the same source address, the controller 207 transmits a source address inspection packet to the source address and a filter section 216 discards the packet of the source address received from a path other than the interface circuits 214 receiving the replied packet.例文帳に追加

同一の送信元について複数のインタフェース回路２１４が登録されているときには送信元検査用パケットをその送信元に送出し、返答のあったパケットの入力したインタフェース回路２１４以外の経路から入力されるその送信元のパケットをフィルタ部２１６で廃棄する。 - 特許庁

Interface conversion circuits 9-1, 9-2 respectively convert the connectors 8-1, 8-2 into interfaces corresponding to devices connected from the USB.例文帳に追加

接続用コネクタ８-1、８-2ではインタフェース変換回路９-1、９-2においてＵＳＢから接続されるデバイスに応じたインタフェースに変換している。 - 特許庁

As compared with a case that memory interface circuits are collectively arranged on one side of the semiconductor substrate, the semiconductor substrate is hardly restricted by size reduction.例文帳に追加

半導体基板の一辺にメモリインタフェース回路を集中させる場合に比べて半導体基板はサイズ縮小の制約を受け難い。 - 特許庁

The test circuit tests the electric circuit or device by using a plurality of universal interface channel circuits 210 in a single automated test system.例文帳に追加

試験回路は、単一の自動試験システム内の複数のユニバーサルインタフェースチャネル回路２１０を用いて、電子回路又は装置を試験を行う。 - 特許庁

To provide an interface circuit which can connect circuits having different supply voltages without using a voltage converter circuit.例文帳に追加

電圧変換回路を必要とすることなく、電源電圧が異なる回路相互間を接続することが可能なインターフェース回路を提供する。 - 特許庁

A transformer 12 applies a common voltage to the digital circuits 101-10n and the interface processing circuit 110 via a power supply filter 13.例文帳に追加

デジタル回路１０１〜１０ｎおよびインタフェース処理回路１１０には、電源フィルタ１３を介してトランス１２から共通電圧が印加される。 - 特許庁

Generation of diagnostic bus transaction error signal is forced until a sticky-bit latch 30 within each of diagnostic interface circuits 16, 18, 20 is cleared.例文帳に追加

各診断インタフェース回路１６、１８、２０内のスティッキイビット・ラッチ３０がクリアされるまで診断バストランザクションエラー信号の発生を強制する。 - 特許庁

A serial interface circuit 100A of a first step inputs a control signal which shows an ID code from the control part 200, and the serial interface circuits 100B and 100C after second and later steps input the control signals which show the ID codes from the serial interface circuit of a preceding step.例文帳に追加

初段のシリアルインターフェース回路１００Ａは制御部２００からＩＤコードを示す制御信号を入力し、２段目以降のシリアルインターフェース回路１００Ｂ，１００Ｃは前段のシリアルインターフェース回路からＩＤコードを示す制御信号を入力する。 - 特許庁

Subsequently, physical circuits in which the identification signal is detected are searched sequentially among a plurality of physical circuits and a correspondence table of the physical circuit number in which the identification signal is detected and the interface identifier is made.例文帳に追加

次に、複数の物理回線の中から識別信号が検出される物理回線を順次探索し、識別信号が検出された物理回線番号とインターフェイス識別子との対応表を作成する。 - 特許庁

By using the built-in memory instead of the semiconductor memory device it is possible to test the interface part and circuits related to the same with the semiconductor device as a single body.例文帳に追加

内蔵メモリを半導体メモリ装置の代わりに使用することで、半導体装置単体でインタフェース部およびそれに関連する回路を試験できる。 - 特許庁

The interface device (1) is connected to one or more fixed network circuits on one hand and to the input-output device on the other hand without a cord or via a cable.例文帳に追加

インターフェイス装置（1）は一方で少なくとも1つの固定ネットワーク回線と、他方で入出力装置と、コードレスでまたはケーブルを介して接続される。 - 特許庁

To provide a connector with a built-in interface, which has high reliability, can be produced at a low cost and configured simply, and prevents electric noise between control circuits and interfaces.例文帳に追加

低コスト且つ簡易な構成で、制御回路とインターフェイス間の電気的ノイズを防止し信頼性の高いインターフェイス内蔵コネクタを提供する。 - 特許庁

To connect a disk storage device to an existing memory interface circuit owned by a host only by adding minimal circuits to the disk storage device.例文帳に追加

ディスク記憶装置に最小限の回路を追加するだけで、当該ディスク記憶装置をホストが有する既存のメモリ用インタフェース回路と接続可能とする。 - 特許庁

Control signals corresponding to motions around the horizontal axis and the vertical axis of the portable terminal 20 are outputted to the survey airplane 10 through interface circuits 18, 22.例文帳に追加

インターフェース回路１８、２２を介して携帯端末２０の水平軸、鉛直軸周りの運動に対応した制御信号を測量機１０に出力する。 - 特許庁

The subscriber line interface circuits have first input terminals operable to receive power at a first positive reference voltage.例文帳に追加

加入者線インターフェース回路それぞれは、第１の正の基準電圧で電力を受けるように動作することができる第１の入力端子を有する。 - 特許庁

To attain an interface preventing a video signal from being readily duplicated and allowing a luminance/color difference signal transmission system having proper affinity with the circuits of a television.例文帳に追加

容易な映像信号の複写を防止し、かつテレビジョンの回路と親和性の良い輝度色差信号伝送方式可能なインターフェースを実現する。 - 特許庁

A combination circuit 21 receives output signals of flip flop circuits 11a to 11d, and outputs an interface signal IF_A to a high speed circuit region 10A.例文帳に追加

組合せ回路２１は、フリップフロップ回路１１ａ〜１１ｄの出力信号を受けて、高速回路領域１０Ａにインターフェイス信号ＩＦ＿Ａを出力する。 - 特許庁

The interface parts 36 and 26 are circuits to make a microcomputer of the control part 30 transmit and receive data with the serial EEPROM 25 through a serial bus.例文帳に追加

インターフェイス部３６，２６は、制御部３０のマイクロコンピュータがシリアルバスを介してシリアルＥＥＰＲＯＭ２５とデータを送受できるようにする回路である。 - 特許庁

The data of an object to be measured is input in a CPU 9 from sensor circuits 1, 2 through A/D converters 5, 6 and an input/output interface circuit 10.例文帳に追加

センサ回路１、２からＡ／Ｄコンバータ５、６、入出力インターフェイス回路１０を通じてＣＰＵ９に被測定対象のデータを入力する。 - 特許庁

Since one section permits two circuit boards or more which link each other with an interface, repairing of the circuit board 30 and exchanging of the circuits of equipment are made possible.例文帳に追加

同じ区画にインタフェースで接続された２つ以上の回路ボードの使用ができるので、回路ボードの修復、装置の回路の交換が可能となる。 - 特許庁

The switches are not directly connected to apparatuses or circuits to be opened/closed by the switches but connected via the switch management device as a human machine interface.例文帳に追加

スイッチと、このスイッチにより開閉される機器または回路とを直接接続することなく、ヒューマン・マシン・インタフェースとしてのスイッチ管理装置を介して接続する。 - 特許庁

Asynchronous serial communication transmitter-receiver circuits 11-1n adapted to different signaling speeds are provided in parallel to outputs from an interface circuit 1.例文帳に追加

インターフェース回路１からの出力に対して並列にそれぞれ異なる通信速度に対応した非同期シリアル通信用送受信回路１１〜１ｎを設ける。 - 特許庁

Respective interface modules perform data write/read in timing matching the corresponding memory types in response to access requests from external memory control circuits respectively.例文帳に追加

各インターフェースモジュールは、それぞれ外部のメモリ制御回路からのアクセス要求に応じて、対応するメモリタイプに合致するタイミングでデータ書込／読出を行う。 - 特許庁

The partial memory interface circuits dividedly arranged on both the sides have data system units (LBIF, UBIF) which are mutually equal in data and a data strobe signal.例文帳に追加

前記分割配置された両側の各々の部分回路は、データ及びデータストローブ信号に関し相互に等しいデータ系ユニット（ＬＢＩＦ，ＵＢＩＦ）を持つ。 - 特許庁

To attain a luminance/color difference signal transmission system which is capable of an interface which prevents a video signal from being readily duplicated and has proper affinity with the circuits of a television.例文帳に追加

容易な映像信号の複写を防止し、かつテレビジョンの回路と親和性の良い輝度色差信号伝送方式可能なインターフェースを実現する。 - 特許庁

An interface test circuit 20 is bus-connected to the CPU 13, and includes a selection circuit 22 for selecting one of the interface circuits 11a-11d and selecting whether input or output of data is performed to each of the one set of external terminals related to the selected interface circuit.例文帳に追加

インタフェーステスト回路２０は、ＣＰＵ１３にバス接続され、インタフェース回路１１ａ〜１１ｄの一つを選択し、選択されたインタフェース回路に係る１組の外部端子のそれぞれに対してデータの入力あるいは出力を行うかを選択する選択回路２２を備える。 - 特許庁

The bus switch circuit has a plurality of master-side interface circuits A1 and A2 for inputting and outputting respective signals to a plurality of bus masters M1 and M2, and one or a plurality of slave-side interface circuits B1 to B3 for inputting and outputting signals to one or a plurality of bus slaves S1 to S3.例文帳に追加

複数のバスマスタ（Ｍ１，Ｍ２）に対してそれぞれ信号を入出力するための複数のマスタ側インターフェース回路（Ａ１，Ａ２）と、１個又は複数のバススレーブ（Ｓ１〜Ｓ３）に対して信号を入出力するための１個又は複数のスレーブ側インターフェース回路（Ｂ１〜Ｂ３）とを有するバススイッチ回路が提供される。 - 特許庁

The internal interface part 130 has a first bus 191 connected with an internal CPU 113, a second bus 192 connected with an external CPU 201 through an interface unit 143, and selection circuits 131-136 which select each connection of the plurality of circuits 121-126 with the first bus 191 or the second bus 192.例文帳に追加

内部インターフェース部１３０は、内部ＣＰＵ１１３に接続する第１バス１９１と、インターフェースユニット１４３を介して外部ＣＰＵ２０１に接続する第２バス１９２と、第１バス１９１または第２バス１９２への処理回路１２１〜１２６の各々の接続を選択する選択回路１３１〜１３６を有する。 - 特許庁

Moreover, under the condition that the communication between the in-station device 10 and the ATU-R of a user's terminal be established, the ADSL circuits are connected with one another via the circuit test interface, thus the ADSL circuits in on line state can be monitored.例文帳に追加

また、局内装置１０とユーザ端末のＡＴＵ−Ｒとの間の通信を確立した状態で回線試験インタフェースを介してＡＤＳＬ回線を接続し、オンライン状態でのＡＤＳＬ回線をモニタすることができる。 - 特許庁

A system-on-chip integrated circuit 2 includes a plurality of data processing circuits 4, 6, 8 which have associated diagnostic interface circuits 16, 18, 20, respectively and are connected to a diagnostic master circuit 20 via a diagnostic transaction bus 14.例文帳に追加

システムオンチップ集積回路２には、各々が関係する診断インタフェース回路１６、１８、２０を有し、診断トランザクションバス１４を介して診断マスタ回路１２に接続された複数のデータ処理回路４、６、８を備える。 - 特許庁

A plurality of interface video signals corresponding to a plurality of continuous fields are generated by a plurality of first, second, and third one field delay circuits 1, 2, and 3 based on an inputted interface video signal V1.例文帳に追加

入力されたインタレース映像信号Ｖ１に基づいて、連続する複数のフィールドにそれぞれ対応する複数のインタレース映像信号が複数の第１，第２および第３の１フィールド遅延回路１，２，３により生成される。 - 特許庁

The network connection apparatus includes a packet processing means for transmitting only transmission packet data output by an active line interface circuit to a packet network and outputting reception packet data received from the packet network to both active and standby line interface circuits.例文帳に追加

現用の回線インタフェース回路が出力した送信パケットデータのみをパケット網に送信し、パケット網から受信した受信パケットデータは現用と予備の両方の回線インタフェース回路に出力するパケット処理手段を備える。 - 特許庁

The data transfer circuits 4-i have center side interface circuits 8-i corresponding to the external general buses 5-i and the internal local bus 3 and buffer memories 9-i for writing of reading data from the host CPU 2 and terminal groups 6-i.例文帳に追加

データ転送回路４−ｉは、外部汎用バス５−ｉ及び内部ローカルバス３に対するセンタ側インターフェース回路８−ｉと、ホストＣＰＵ２及び端末グループ６−ｉからのデータを書込み、または読み出すバッファメモリ９−ｉとを有する。 - 特許庁

By providing the special control signal generation means 12 and the interface means 13 in this manner, tests can be made the BIST circuits 31 to 35 to conduct without allotting pins for the BIST circuits 31 to 35.例文帳に追加

このような専用の制御信号発生手段１２及びインターフェイス手段１３を設けることによって、ＢＩＳＴ回路３１〜３５に対するピン割り当てなどを行わなくてもＢＩＳＴ回路３１〜３５に試験を行わせることができる。 - 特許庁

Consequently, control for supplying the clocks to protocol processing circuits to be used and for interrupting the clocks to protocol processing circuits which are not used is made possible and the power consumption of the interface control semiconductor integrated circuit is reduced.例文帳に追加

したがって、使用すべきプロトコル処理回路にはクロックを供給し、使用されないプロトコル処理回路へのクロックを遮断するといった制御が可能となり、インタフェース制御半導体集積回路の消費電力を低減することができる。 - 特許庁

To provide an interface circuit capable of surely transmitting a signal regardless of a variation in the potential difference of reference potentials between circuits where the signal is transmitted.例文帳に追加

信号伝送が行われる回路間の基準電位の電位差が変動しても確実に信号を伝達できるインターフェース回路を提供することを課題とする。 - 特許庁

To provide an image signal processing apparatus compatible with the kinds and the number of interface circuits, which are different in accordance with an external device with a common hardware configuration.例文帳に追加

外部装置に応じて異なるインタフェース回路の種類又は個数に対して、共通のハードウエア構成で対応可能な画像信号処理装置を提供する。 - 特許庁

A mother/daughter card non-volatile memory system includes a daughter memory card 11 containing a memory and mother controller cards 13, 14 and 15 containing a memory controller and host interface circuits.例文帳に追加

マザー／ドーターカード不揮発性メモリシステムは、メモリを含むドーターメモリカード１１と、メモリコントローラおよびホストインタフェース回路を備えるマザーコントローラカード１３、１４、１５とを備える。 - 特許庁