「interface circuits」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The power supply is applied through the first terminal Vdd1 to the input/output interface circuits 23 and 24, and the power supply is applied through a second terminal Vdd2 connected to the output circuit of the opening/closing element 11a to the control circuit 22a.例文帳に追加

入出力インタフェース回路23，24は第一端子Vdd1から給電され、制御回路22aは開閉素子11aの出力回路に接続された第二端子Vdd2から給電される。 - 特許庁

To provide an image display device capable of reducing burden for a circuit operating speed and a connecting interface between circuits, being implemented easily, and reducing a moving video blurring.例文帳に追加

回路の動作速度や回路間の接続インターフェースにとっての負担が少なく実現が容易であり、動画ぼやけを低減することができる画像表示装置を提供する。 - 特許庁

A destination interface address of an input packet read from a destination interface address input means 4 for a received packet is collated with a destination interface address of each routing entry from a routing entry input means 2 read by a destination interface address read section 11 by using three-input AND circuits 16, 17, a two-input AND circuit 18 and comparators 19, 20.例文帳に追加

受信パケットの宛先インタフェースアドレス入力手段４から読取った入力パケットの宛先インタフェースアドレスと、ルーティングエントリ入力手段２から宛先インタフェースアドレス読取り部１１が読取った各ルーティングエントリが持つ宛先インタフェースアドレスとの照合を３入力アンド回路１６，１７と２入力アンド回路１８と比較器１９，２０とを用いて行う。 - 特許庁

On an assembled-circuits substrate in which the same circuits including a CPU are formed and segmented, the interface circuits of the output terminal connected to the individual units substrate in parallel is provided at the part other than portions on which the individual units are formed, and the output terminal of the write-in unit can be connected to the input terminal of the interface circuit.例文帳に追加

１枚の回路基板上に、ＣＰＵを含む同一回路が形成されてなる個別ユニット基板が区画されて複数個形成されてなる組み回路基板において、前記回路基板上の前記個別ユニット基板が形成された部分を除く他の部分に、出力端子が該個別ユニット基板に並列的に接続されたインターフェイス回路を設け、該インターフェイス回路の入力端子に、書き込みユニットの出力端子を接続可能にしたものである。 - 特許庁

The input device has touch sensor circuits 10, 11, a microcomputer 12, a personal computer interface circuit 18 for a USB or the like, and the like, and, by inputting Morse codes with the touch sensor circuits, can input the corresponding key code or mouse code to the personal computer.例文帳に追加

入力装置は、タッチセンサ回路１０、１１、マイクロコンピュータ１２、ＵＳＢ等のパソコン用インターフェイス回路１８等を備え、タッチセンサ回路を使用してモールス符号を入力することにより、対応するキーコードあるいはマウスコードをパソコンに入力可能である。 - 特許庁

The line accommodation device 16 which is connected to the voice and data integrated exchange through a connection line 204 is connected to a plurality of extension interface circuits 30 used for a PBX and accommodates in the exchange voice terminals such as telephone sets connected to the circuits 30 by telephone lines 206 and 208.例文帳に追加

音声・データ統合交換機に接続線204 を介して接続される回線収容装置16は、PBX にて使用されている内線インタフェース回路30を複数接続し、回路30に電話線206,208 によって接続される電話機等の音声端末を交換機に収容させる。 - 特許庁

An internal clock is given to serial/parallel conversion circuits 18, 20 serial/parallel-converting data given by a packet form and an interface circuit 22 decoding an output of the serial/parallel conversion circuits 18, 20 and outputting commands of ACT and the like to a DRAM core 26.例文帳に追加

内部クロックは、パケット形式で与えられるデータをシリアル−パラレル変換するシリアルパラレル変換回路１８、２０と、シリアルパラレル変換回路１８、２０の出力をデコードし、ＤＲＡＭコア２６に対してＡＣＴ等のコマンドを出力するインターフェイス回路２２とに与えられる。 - 特許庁

An internal memory control circuit 15 and an external memory control circuit 16 are provided for an input interface 11, an error correcting circuit 12, an error detecting circuit 13, and an output interface 14, and both circuits 15 and 16 and an internal memory 16 constitute a CD-ROM decoder 10.例文帳に追加

入力インタフェース１１、誤り訂正回路１２、誤り検出回路１３及び出力インタフェース１４に対して、内部メモリ制御回路１５及び外部メモリ制御回路１６を設け、内部メモリ１６と共にＣＤ−ＲＯＭデコーダ１０を構成する。 - 特許庁

The interface circuits allow the memory blocks to be selectively connected together to form depth and width expanded memory blocks, and also allow the blocks to be used as stand-alone blocks.例文帳に追加

インタフェース回路により、メモリブロックは選択的に接続されて深さと幅とが拡張されたメモリブロックを形成することができ、独立ブロックとして使用することが可能になる。 - 特許庁

The state transition circuits (42f, 42g) transit their states according to a sort of the interruption request and the number of issues in accordance with the issue of the interruption request from the serial interface (50).例文帳に追加

状態遷移回路（４２ｆ、４２ｇ）は、シリアルインタフェース（５０）が割り込み要求を発行するのに伴って、その割り込み要求の種類および発行回数に応じて状態が遷移する。 - 特許庁

The test control interface circuit (Tcnt_Int) which is serially transmitted from outside with the control signal DI of a plurality of bits activates a plurality of switching circuits sequentially.例文帳に追加

外部から複数ビットのテスト制御信号ＤＩがシリアル転送されるテスト制御インターフェース回路Ｔｃｎｔ＿Ｉｎｔは、複数のテスト用スイッチ回路をシーケンシャルに活性化する。 - 特許庁

To provide a transmission interface adaptable to diversified device configurations by reducing the effect such as EMC due to high frequency clocks used by transmission circuits at data transmission between processing blocks.例文帳に追加

処理ブロック間のデータ伝送時に伝送回路で用いる高周波クロックによるＥＭＣ等の影響を低減化し、多様なデバイス構成に対応し得る伝送インターフェースを提供する。 - 特許庁

Output timing is adjusted at the side of each core chip, thereby eliminating the need for providing latch timing control circuits or the like equivalent to the number of core chips on the side of the interface chip.例文帳に追加

しかも、出力タイミングの調整を夫々のコアチップ側で行っていることから、インターフェースチップ側にコアチップの枚数分のラッチタイミング制御回路などを設ける必要もない。 - 特許庁

This power supply current measuring device 101 includes interface circuits (I/F) 2a-2d, an internal bus 3, an input/output terminal 4, a mode setting terminal 5, and ammeters 6a-6d.例文帳に追加

電源電流の測定装置１０１は、インターフェース回路（Ｉ／Ｆ）２ａ〜２ｄと、内部バス３と、入出力端子４と、モード設定端子５と、電流計６ａ〜６ｄとを有する。 - 特許庁

To provide a UTOPIA(UNIVERSAL TEST AND OPERATIONS PHY INTERFACE FOR ATM) level 1/level 2 conversion system and its conver sion circuit in ATM multiplexer, which can reduce the circuit area considerably and simplify circuits.例文帳に追加

大幅な回路面積削減および回路の簡素化ができるＡＴＭ多重装置におけるＵＴＯＰＩＡレベル１／レベル２変換システムおよびその変換回路を提供する。 - 特許庁

In integrating the digital still camera(DSC) and the digital video tape recorder(DVTR), the system has an interface circuit (B) 700 for signal conversion comprising the same function blocks of an interface circuit (A) 600 and the transmission reception of the signal between both the devices are executed via the interface circuits (A), (B) and connectors.例文帳に追加

画像音声メモリー装置（ＤＳＣ）とデジタル映像音声記録再生装置（ＤＶＴＲ）とを一体にした場合、インターフェース回路（Ａ）６００と同一機能ブロックからなる信号変換のためのインターフェース回路（Ｂ）７００を有し、両装置間の信号の送受を上記インターフェース回路（Ａ）（Ｂ）及び上記コネクターを介して行うことができるようにしたものである。 - 特許庁

In a microcomputer (10) for executing data transfer between the CPU (20) and a memory (60) through a serial interface (50), an interruption management mechanism (40) for managing an interruption request of the serial interface (50) includes state transition circuits (42f, 42g) and an interruption request issue circuit (42).例文帳に追加

ＣＰＵ（２０）およびメモリ（６０）間のデータ転送がシリアルインタフェース（５０）を介して実施されるマイクロコンピュータ（１０）においてシリアルインタフェース（５０）の割り込み要求を管理する割り込み管理機構（４０）は、状態遷移回路（４２ｆ、４２ｇ）と、割り込み要求発行回路（４２）とを備える。 - 特許庁

Interface circuits 131a and 132a for direct input and an interface circuit 134a for direct output are connected to the data bus 118 of a microprocessor 111 having a non-volatile memory 112 in which a control program or the like is stored and an RAM memory 113 for arithmetic processing.例文帳に追加

制御プログラム等が格納された不揮発メモリ１１２と演算処理用ＲＡＭメモリ１１３を有するマイクロプロセッサ１１１のデ−タバス１１８には、直接入力用インタフェ−ス回路１３１ａ、１３２ａ、直接出力用インタフェ−ス回路１３４ａが接続される。 - 特許庁

The high-speed input and output circuits are comparatively simple, in one example having only a clear signal for a control line input, and are able to interface to a low-speed circuitry inside a core of an integrated circuit.例文帳に追加

高速入出力回路は、例えば制御ライン入力に対してクリア信号のみを有して比較的単純であり、集積回路のコア内部の低速回路構成にインターフェースすることができる。 - 特許庁

The high-speed input and output circuits are comparatively simple, for example, they have only a clear signal for control line input and are able to interface with low-speed circuitry inside the core of an integrated circuit.例文帳に追加

高速入出力回路は、例えば制御ライン入力に対してクリア信号のみを有して比較的単純であり、集積回路のコア内部の低速回路構成にインターフェースすることができる。 - 特許庁

To provide an interface circuit for fetching data inside according to asynchronous access from external input equipment for reducing the number of state transition protecting circuits, and reducing the number of access cycles from the external input equipment.例文帳に追加

外部入力機器からの非同期のアクセスでデータを内部へ取り込むインターフェース回路において、状態遷移保護回路の個数を削減し、外部入力機器からのアクセスサイクル数を削減する。 - 特許庁

A second IC is provided with a signal processing processor connected to the first IC interface as the internal configuration section; and a correction data supplying part for supplying the correction data to the other circuits.例文帳に追加

第２のＩＣは、第１のＩＣのインターフェース部が接続される信号処理プロセッサを内部構成部として備えると共に他の回路に補正データを供給する補正データ供給部を備える。 - 特許庁

The interface circuit 100 is provided with single-end electric circuits 106, 107 and a differential electric circuit 108, single-end and differential signals are switched by complementary ENSE and ENDF signals.例文帳に追加

インタフェース回路１００は、シングルエンド電気回路１０６、１０７と差分電気回路１０８とを備え、相補的なＥＮＳＥ信号とＥＮＤＦ信号とでシングルエンドか差分信号かを切り替える。 - 特許庁

A reset input terminal RESET is set to "0" to initialize ID codes of ID registers of all serial interface circuits to "00h" and to set a control output terminal CTRLO to "0".例文帳に追加

リセット入力端子ＲＥＳＥＴを“０”にセットすることで、全部のシリアルインターフェース回路のＩＤレジスタのＩＤコードを「００ｈ」に初期化するとともに制御出力端子ＣＴＲＬＯを“０”にする。 - 特許庁

The high-speed input and output circuits are comparatively simple, in one example having only a clear signal for a control line input, and are able to interface to lower speed circuitry inside the core of an integrated circuit.例文帳に追加

高速入出力回路は、例えば制御ライン入力に対してクリア信号のみを有して比較的単純であり、集積回路のコア内部の低速回路構成にインターフェースすることができる。 - 特許庁

The high-speed serial interface circuit includes first to N-th receiver circuits 10-1 to 10-N, a connection switching circuit 20, a serial/parallel conversion circuit 40, a sampling clock generating circuit 50, and a mapping change circuit 110.例文帳に追加

高速シリアルインターフェース回路は、第１〜第Ｎのレシーバ回路１０-1〜１０-N、接続切り替え回路２０、シリアル／パラレル変換回路４０、サンプリングクロック生成回路５０、マッピング変更回路１１０を含む。 - 特許庁

A device driver 20 for a disk device is configured(prepared ) as a program for controlling the two interface circuits of a computer and a program for accepting the specification of contents to be performed to the dual port disk device 60 by using those two interface circuits, for executing the processing of the specified contents, and for executing processing to output the processing results.例文帳に追加

ディスク装置用デバイスドライバ２０を、コンピュータが備える２つのインタフェース回路を制御可能なプログラムであると共に、それら２つのインタフェース回路を利用してデュアルポートディスク装置６０に対して行うべき処理の内容の指定を受け付けることと、指定されている内容の処理を実行することと、その処理結果を出力する処理を実行することが出来るプログラムとして構成（作成）しておく。 - 特許庁

The radio tag controller includes a plurality of connection terminals 10 to which reader/writers for sending and receiving signals via antennas to and from radio tags having ID information are connected; a control circuit 11 connected to the plurality of connecting terminals for controlling the operation of the reader/writers; and interface circuits 16, 20, 30 for sending and receiving signals to and from external circuits.例文帳に追加

アンテナを介して、ＩＤ情報を有する無線タグとの間で信号の授受を行うリーダライタが接続される複数の接続端子１０と、複数の接続端子に接続され、リーダライタの動作を制御する制御回路１１と、外部回路と信号を授受するためのインターフェース回路１６、２０、３０を備える。 - 特許庁

Desired data to be written in a nonvolatile memory 6 are inputted to an electronic unit 3, while utilizing existent input circuits 11-16 as they are, without newly setting a dedicated interface circuit to the side of the electronic unit 3.例文帳に追加

電子ユニット３側に新たに専用のインターフェース回路を設定せずに、既存の入力回路１１〜１６をそのまま利用して、不揮発性メモリ６内に書き込みたいデータを電子ユニット３に入力する。 - 特許庁

Each of the memory cell and the redundant memory cell has a memory element disposed in an area in which a bit and a word line intersect each other via an insulator, and the inspection circuit has a plurality of flip-flop circuits and an interface circuit.例文帳に追加

メモリセルと冗長メモリセルの各々は、ビット線とワード線が絶縁体を介して交差する領域に設けられた記憶素子を有し、検査回路は複数のフリップフロップ回路とインターフェース回路を有する。 - 特許庁

A mainframe equipment 100 is equipped with a file manager 10 that executes input and output of data files and a driver 13 that executes extended functions, and they are connected to a serial interface 12 through protocol circuits 11 and 14 respectively.例文帳に追加

本体機器１００にはデータファイルを入出力するファイルマネージャー１０と拡張機能を実行するためのドライバー１３が設けられ、それぞれプロトコル回路１１、１４を通じてシリアルインターフェース１２と接続される。 - 特許庁

Switching circuits 4A and 18A disposed in a semiconductor memory chip switch the interface function of a predetermined second external connection electrode according to the state of a potential applied to a first external connection electrode by a bonding option.例文帳に追加

半導体メモリチップが備える切り換え回路（４Ａ，１８Ａ）は、ボンディングオプションにより第１の外部接続電極に印加される電位状態に応じて所定の第２の外部接続電極のインタフェース機能を切り換える。 - 特許庁

To reduce power consumption of an interface control semiconductor integrated circuit having a plurality of protocol processing circuits which process protocols of an AV (audio visual) system and a PC (personal computer) system, etc. regarding data transfer based on IEEE 1394 standard.例文帳に追加

ＩＥＥＥ１３９４規格に準拠したデータ転送に係る、ＡＶ系やＰＣ系などのプロトコルを処理するプロトコル処理回路を複数有するインタフェース制御半導体集積回路の消費電力を低減する。 - 特許庁

The interface circuits connect the memory array within a memory block to any desired memory input and output lines that are linked on the same shared global busses and to allow use of any convenient input and output lines to access the expanded memory block.例文帳に追加

インタフェース回路は、メモリブロック内のメモリアレイを、同一の共通グローバルバス上で連結された所望のメモリ入出力ラインに接続し、それによって拡張メモリブロックにアクセスする便利な入出力ラインが使用可能になる。 - 特許庁

To avoid the excessively large or small formation of timing limitation of high order hierarchy caused by inconsistency of interface specifications of timing limitation between respective low order hierarchies at the time of diverting low order hierarchical circuits to hierarchically design a logic circuit.例文帳に追加

下位階層回路を流用して論理回路を階層設計する際に、各下位階層間のタイミング制約のインターフェイス仕様の不整合によって、上位階層のタイミング制約が過剰又は過小に作成されることを回避する。 - 特許庁

A content processing apparatus includes interface circuits 121-124 connected to one or more external devices, and a control circuit 261 for concurrently executing a plurality of content processes accessing one or more external devices.例文帳に追加

実施形態に係るコンテンツ処理装置は１以上の外部機器に接続されるインタフェース回路１２１−１２４と、１以上の外部機器をアクセスする複数のコンテンツ処理を同時並列的に実行する制御回路２６１とを備える。 - 特許庁

A delay time adjusting circuit and a delay time controlling circuit are set up in at least one output circuit, in at least one input circuit and in an interface circuit having transmission lines connected to the input-output circuits each.例文帳に追加

少なくとも１つの出力回路と、少なくとも１つの入力回路と、それぞれの入出力回路に接続する伝送線とを有するインターフェース回路において、遅延時間調整回路と遅延時間制御回路を設置する。 - 特許庁

The management unit 260 reads appropriate key information from a key information storage unit 120 and outputs the read key information to the respective encryption circuits 41 and 42 from the communication units 251 and 252 via the key information interface parts 202 and 212.例文帳に追加

管理部２６０は鍵情報記憶部１２０から、適切な鍵情報を読み出して、通信部２５１，２５２から鍵情報Ｉ／Ｆ部２０２，２１２を介して、それぞれの暗号回路４１，４２へ読み出した鍵情報を出力する。 - 特許庁

In the ADSL system, an in-station device 10 is provided with two SELs 13-i and 14-i, separately for each internal ADSL circuit, and a circuit test interface 15 for leading in the ADSL circuits from these selectors.例文帳に追加

ＡＤＳＬシステムにおいて局内装置１０が、内部のＡＤＳＬ回線で回線毎に二つのＳＥＬ１３−ｉ，１４−ｉとこれらセレクタからＡＤＳＬ回線を引き込む回線試験インタフェース１５とを設けている。 - 特許庁

The RFID unit has several combinations of antennas, tuning circuits which are tuned to the carrier frequencies of RFID communications, and SAW filters which determine the resonance frequencies of the tuning circuits, and the CPU unit is equipped with an interface circuit used for carrying out the input/output processing of the external analog signals or digital signals.例文帳に追加

ＲＦＩＤ部には個々のＲＦＩＤ通信用のキャリア周波数に同調するアンテナ及び同調回路と当該同調回路の共振周波数を決定するためのＳＡＷフィルタとの組合せを複数有し、ＣＰＵ部には外部アナログ信号又はデジタル信号の入出力処理を行うためのインターフェース回路を有す。 - 特許庁

The high speed interface power management system includes a clock control state machine 112 carrying out state transition on the basis of a state signal outputted from circuits 105-109 divided by the transfer rate and the communication protocol, and gate circuits 113-118 carrying out supply stoppage of a clock when a control signal outputted from the clock control state machine 112 is received.例文帳に追加

高速インターフェースパワーマネージメント装置は転送速度および通信プロトコルにより分割された回路１０５〜１０９により出力される状態信号を基に状態を遷移するクロック制御ステートマシン１１２と、クロック制御ステートマシン１１２により出力される制御信号を受け、クロックの供給停止を行うゲート回路１１３〜１１８を含む。 - 特許庁

To provide a transmission/reception circuit with a simple configuration capable of executing two-way communication among the circuits with different operating voltage ranges, a battery protection device, and a semiconductor device interface with respect to the transmission reception circuit for executing communication among the circuits with different operating voltage ranges, the battery protection device, and a semiconductor device.例文帳に追加

動作電圧範囲が異なる回路間で通信を行なうための送受信回路及び電池保護装置並びに半導体装置に関し、簡単な構成で、動作電圧範囲の異なる回路間での双方向通信を可能とした送受信回路及び電池保護装置並びに半導体装置インタフェース回路を提供することを目的とする。 - 特許庁

To provide an electronic circuit device which is capable of restraining power consumption and shortening a signal transmission time by a method wherein the inter-element connectors, external connectors, and input/output interface circuits of electronic elements are optimized.例文帳に追加

各電子素子の素子間接続用端子、外部接続用端子および入出力インターフェース回路の配置を最適化することにより、電力消費の抑制および信号伝達時間の短縮を実現することができる電子回路装置を提供する。 - 特許庁

A power supply circuit 11 for a microcomputer supplies the power of the low accuracy in the input/output interface circuit 10 and the CPU 9, and a power supply circuit 12 for sensors supplies the power of high accuracy to the sensor circuits 1, 2 and the A/D converters 5, 6.例文帳に追加

マイコン用電源回路１１は入出力インターフェイス回路１０及びＣＰＵ９に低精度の電源電力を給電し、センサ用電源回路１２はセンサ回路１、２、Ａ／Ｄコンバータ５、６に高精度の電源電力を給電する。 - 特許庁

Furthermore, multiplexers 16, 26 multiplex output signals from digital signal generating sources 12, 22 and output signals from information generating circuits 13, 23 and the multiplexed signals are fed to a demultiplexer 37 trough interfaces 17, 27, buses 18, 28 and an interface 32.例文帳に追加

またデジタル信号発生源１２、２２の出力信号と情報生成回路１３、２３の出力信号とがマルチプレクス１６、２６で合成され、インターフェース１７、２７、バス１８、２８、インターフェース３２を通じてデマルチプレクス３７に供給される。 - 特許庁