「level logic circuit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The data processing speed of the logic circuits is changed in accordance with the level of a voltage supplied to the logic circuit.例文帳に追加

論理回路のデータ処理速度は、供給される電圧のレベルに応じて変更される。 - 特許庁

When input values are coincident, the coincident determining circuit 5 outputs a logic level "L" (=0), when they are not coincident, the circuit outputs a logic level "H" (=1).例文帳に追加

一致判定回路５は入力値が一致する場合には、論理レベル「Ｌ」（＝０）を出力し、一致しない場合には、論理レベル「Ｈ」（＝１）を出力する。 - 特許庁

A latch circuit latches a logic level at the other end of the evaluation wiring.例文帳に追加

ラッチ回路は、評価用配線の他端の論理レベルをラッチする。 - 特許庁

LOW-VOLTAGE LOGIC CIRCUIT OPERATION USING HIGH-VOLTAGE SUPPLY LEVEL例文帳に追加

高い電圧供給レベルを用いた低電圧論理回路オペレーション - 特許庁

The level of noise inputted to the logic circuit can, therefore, be lowered.例文帳に追加

従って、論理回路に入力するノイズレベルを低減することができる。 - 特許庁

A logic circuit reading section 18 reads into a logic circuit storage 20 a logic circuit described by the HDL in the net list format and a lower-level logic circuit (lower-level module) described by the RTL format in a library corresponding to an instance in the logic circuit.例文帳に追加

論理回路読込部１８によりネットリスト形式ＨＤＬで記述された論理回路と、論理回路中のインスタンスに対応するライブラリのＲＴＬ形式で記述された下位の論理回路（下位モジュール）を論理回路記憶部２０に読込む。 - 特許庁

To provide a level discrimination circuit capable of accurately discriminating the logic level of an input signal.例文帳に追加

入力信号の論理レベルを正確に判定することが可能なレベル判定回路を提供する。 - 特許庁

Then the output of the input buffer circuit 3 goes to a logic level 1 to set a voltage at an output terminal 94 to logic level 1.例文帳に追加

すると、入力バッファ回路３は論理”１“となり、出力端子９４における電圧を論理”１“とする。 - 特許庁

To shorten behavioral time and reduce a logic circuit size for the logic circuit in which behavioral description defined by an array variable is synthesized with a high-level.例文帳に追加

配列変数で定義された動作記述を高位合成された論理回路の動作時間の短縮化と回路規模の縮減を目的とする。 - 特許庁

To provide a logic estimation method for a logic circuit which calculates an output value from an input value and an input value from an output value on a functional level to perform the estimation of faulty parts in a logic circuit and perform logic estimation by a design debug.例文帳に追加

論理回路の故障箇所の推定、あるいは設計デバッグでの論理推定を行うために、機能レベルで入力値から出力値、及び出力値から入力値を算出する論理回路の論理推定方法を提供する。 - 特許庁

A voltage between both ends of the capacitor is converted into a logic level, a high level or a low level, by a logic level output circuit and the converted voltage is output from the light receiving circuit.例文帳に追加

キャパシタ両端の電圧は論理レベル出力回路によりハイレベルとローレベルのいずれかの論理レベルに変換され、受光回路から出力される。 - 特許庁

In this case, the logic level of the NAND circuit 102 is set so as to be higher than an intermediate level, and the logic level of the NOR circuit 103 is set so as to be lower than the intermediate level.例文帳に追加

ここで、ＮＡＮＤ回路１０２のロジックレベルは中間レベルより高く、一方、ＮＯＲ回路１０３のロジックレベルは中間レベルより低く、それぞれ設定されている。 - 特許庁

A level shift circuit 17 is prepared in the first driving circuit, and expands a logic level of the control signal supplied from the control circuit.例文帳に追加

レベルシフト回路１７は、初段の駆動回路に設けられ、制御回路から供給される制御信号の論理レベルを拡大する。 - 特許庁

When a signal of logic level 1 reaches an external terminal 91 with a delay time, since a threshold of an input buffer circuit 22 is lower than that of an input buffer circuit 3, the input buffer circuit 22 provides an output of logic level 1 earlier to fix the output buffer circuit 1 to be a state of logic level 1.例文帳に追加

論理”１“の信号がディレータイムを有して外部端子９１に到達すると、入力バッファ回路２２は入力バッファ回路３よりもしきい値が低く設定されているため先に論理”１“を出力し、出力バッファ回路１を論理”１“の状態に固定する。 - 特許庁

In an integrated circuit which is composed of an array-like standard cell logic having an auxiliary gate logic scattered in itself, the auxiliary gate logic can be connected to the standard cell logic through an upper level conductor.例文帳に追加

自身内に散在した予備ゲート論理を有するアレイ状の標準セル論理からなる集積回路において、予備ゲート論理は、上位レベルコンダクタを通して標準セル論理に接続可能である。 - 特許庁

To estimate performance of an integrated circuit highly accurately, while keeping the correspondence with a register transfer level logic description, and to improve quality of the logic description.例文帳に追加

レジスタ転送レベル論理記述との対応を保ちつつ高精度に集積回路の性能を見積もり、論理記述の品質向上を可能とする。 - 特許庁

To provide a programmable logic device integrated circuit which correctly operates at a low core logic power supply level.例文帳に追加

低コアロジック電源レベルにて正しく動作するプログラマブルロジックデバイス集積回路を提供すること。 - 特許庁

A plurality of logic circuits operating with an equal power supply voltage are disposed together as a common power supply logic circuit block 122 and around the common power supply logic circuit block 122, logic circuit blocks 103, 104 operating with a power supply voltage different from that of the common power supply logic circuit block 122 are disposed with a level shifter circuit block 131 with a level shifter circuit formed therein inbetween.例文帳に追加

同じ電源電圧で動作する複数の論理回路をまとめて共通電源論理回路ブロック１２２として配置し、共通電源論理回路ブロック１２２の周囲に、レベルシフタ回路を形成したレベルシフタ回路ブロック１３１を挟んで、共通電源論理回路ブロック１２２と異なる電源電圧で動作する論理回路ブロック１０３，１０４を配置している。 - 特許庁

To provide a fault verification system for logic circuit which can perform fault verification at a function description level before logic composition by performing logic simulation at the function description level and analyzing a function description file.例文帳に追加

機能記述レベルでの論理シミュレーションを行うと共に、機能記述ファイルを解析し、論理合成を行う前の機能記述レベルでの故障検証が可能な論理回路の故障検証システムを提供する。 - 特許庁

In a calculation method for delay time of multi-valued logic, among logic varying patterns obtained from a truth table of notable cells, patterns varying at one level in an input logic are stored into a pattern file 4 for execution of circuit simulation and patterns varying at more than one level in the input logic are stored into a pattern file 5 for non-execution of circuit simulation.例文帳に追加

着目セルの真理値表から得られる論理変化パターンのうち入力論理が１レベル変化するパターンを回路シミュレーション実行パターンファイル４に、入力論理が複数レベル変化するパターンを回路シミュレーション非実行パターンファイル５にそれぞれ記憶する。 - 特許庁

SENSE AMPLIFIER WITH PULL-UP CIRCUIT FOR ACCELERATED LATCHING OF LOGIC LEVEL OUTPUT DATA例文帳に追加

論理レベル出力データを加速ラッチするプルアップ回路を備えたセンス増幅器 - 特許庁

In this way, the logical decision is made, based on the level signal within the logic circuit 2.例文帳に追加

このように、論理回路２内では、レベル信号に基づいて論理判定される。 - 特許庁

An input circuit writes a specified logic level at one end of the evaluation wiring.例文帳に追加

入力回路は、評価用配線の一端に所定の論理レベルを書き込む。 - 特許庁

The oscillation circuit operation state detecting circuit turns on the transistors MN1 and MN2 and turns off the transistors MP2 and MN1 when an oscillation clock signal of an oscillation circuit is at a first logic level, and vice versa at a second logic level.例文帳に追加

発振回路の発振クロック信号が第１の論理のとき、トランジスタＭＰ１，ＭＮ２をＯＮさせると共にトランジスタＭＰ２，ＭＮ１をＯＦＦさせ、第２の論理のとき逆にする。 - 特許庁

The post-stage PLL circuit (20) is halted when the detection signal outputted from the pre-stage PLL circuit (10A) is at a first logic level, and on the other hand, when the detection signal is at a second logic level, the post-stage PLL circuit (20) is activated.例文帳に追加

後段のＰＬＬ回路（２０）は、前段のＰＬＬ回路（１０Ａ）から出力された検出信号が第１の論理レベルのとき、停止する一方、当該検出信号が第２の論理レベルのとき、動作する。 - 特許庁

Or the ON/OFF of the switch may be controlled by a control signal generated on the basis of the logic level of the input signal and the logic level denoting a level of the power supply to which the pull-up/pull-down circuit is electrically connected.例文帳に追加

また入力信号の論理レベルと前記プルアップ／プルダウン回路が電気的に接続されている電源の電位を示す論理レベルに基づき生成した制御信号によって前記スイッチのＯＮ、ＯＦＦを制御してもよい。 - 特許庁

For example, when the START pulse from the core control logic circuit 33 goes high from a low level, the logic circuit 321 generates a high level gate pulse PCH.例文帳に追加

たとえば、コア制御ロジック回路からのＳＴＡＲＴパルスがロウレベルからハイレベルに変化すると、ロジック回路３２１がハイレベルのゲートパルスＰＣＨを生成する。 - 特許庁

A signal output circuit 154 supplies a first potential signal to the capacity line when the signal held by the first latch circuit 151 is at a first logic level and supplies a second potential signal to the capacity line when the signal is at a second logic level.例文帳に追加

信号出力回路１５４は、第１ラッチ回路１５１が保持する信号が第１論理レベルのときは第１電位信号を、第２論理レベルのときは第２電位信号を前記一の容量線に供給する。 - 特許庁

A delay circuit 6 delays the input signal A by a required time and gives the result to a logic circuit inside the IC via the level hold circuit 7.例文帳に追加

一方、入力信号Ａを遅延回路６で必要な時間遅延させた後、レベル保持回路７を介してＩＣ内部の論理回路へ供給する。 - 特許庁

Thus, even if the voltage at the high logic level side of the input signals is low, the level conversion circuit is surely operated without a malfunction.例文帳に追加

したがって、入力信号の高論理レベル側の電圧が低い場合にも、レベル変換回路は、誤動作することなく確実に動作する。 - 特許庁

To attain a level shift circuit in which a DC voltage level of a logic signal is fixed and conversion is performed at high speed.例文帳に追加

ロジック信号の直流電圧レベルが一定で、高速に変換が行えるレベルシフト回路を実現することを目的にする。 - 特許庁

To provide a level shift circuit capable of properly coping with a logic input signal and a level of noise.例文帳に追加

論理入力信号やノイズのレベルに適切に対応することが可能なレベルシフト回路を提供する。 - 特許庁

When the output buffer circuit 1 is fixed to logic level 1, a level at the external terminal 91 is raised to a voltage of logical 1.例文帳に追加

出力バッファ回路１が論理”１“に固定されると、外部端子９１における電圧は論理”１“の電圧に上げられる。 - 特許庁

To provide a level conversion circuit that can surely be activated even if a voltage at a high logic level of input signals is low.例文帳に追加

入力信号の高論理レベル側の電圧が低い場合にも確実に動作するレベル変換回路を提供する - 特許庁

When a low-level signal is inputted to the logic circuit 13, the communication driver 12 has a low-level signal inputted preferentially.例文帳に追加

そして、論理回路１３にＬｏレベルの信号が入力されると、通信ドライバ１２にはＬｏレベルの信号が優勢となって出力される。 - 特許庁

To provide a level shift circuit which constitutes a circuit for delivering a signal from a logic circuit of a low power supply voltage to a logic circuit of a high power supply voltage at a low consumption current in a small area.例文帳に追加

低い電源電圧の論理回路から高い電源電圧の論理回路へ信号を授与する回路を低消費電流で、小面積に構成するレベルシフト回路を提供する。 - 特許庁

A step-up level shifter 34, for converting a low-amplitude logic signal into a high-amplitude logic signal, is placed between the transmission system 33 and a second logic operation circuit 35.例文帳に追加

伝送系３３と第２論理演算回路３５との間に、低論理振幅信号から高論理振幅信号に変換する昇圧レベルシフタ３４を設ける。 - 特許庁

In the configuration, a step-down level shifter 32 for converting a high-amplitude logic signal into a low-amplitude logic signal is placed between a first logic operation circuit 31 and a transmission system 33 having a load capacitance.例文帳に追加

第１論理演算回路３１と負荷容量を有する伝送系３３との間に、高論理振幅信号から低論理振幅信号に変換する降圧レベルシフタ３２を設ける。 - 特許庁

A level shift circuit block constituted by providing a difference in the respective level shift amounts of a level shift circuit 11 and the level shift circuit 12 is made to correspond to the respective thresholds of multi-valued signals and the output of the level shift circuit block is discriminated in a direct logic circuit 19.例文帳に追加

レベルシフト回路１１とレベルシフト回路１２のそれぞれのレベルシフト量に差を待たせて構成したレベルシフト回路ブロックを多値信号のそれぞれの閾値に対応させ、レベルシフト回路ブロックの出力を直接論理回路で判別できるようにする。 - 特許庁

The pseudo-ground generating circuit is connected to the control-signal logic circuit to generate the pseudo-ground level higher than a zero volt and an intermediate output signal, as the function of the control signal generated by the control-signal logic circuit.例文帳に追加

疑似グラウンド発生回路は、制御信号論理回路に結合されており、制御信号論理回路により生成された制御信号の関数として、ゼロボルトを上回る疑似グラウンドと、中間出力信号とを発生する。 - 特許庁

A level setting circuit supplying a logic level to a pad which is uninspected in an operation test is provided to an inside of a semiconductor chip, and a level detection circuit is provided to an area near an inner circuit.例文帳に追加

半導体チップ内部に、動作試験において未検査となるパッドに論理レベルを供給するレベル設定回路と、内部回路の近傍にレベル検出回路を設ける。 - 特許庁

By employing the low leakage voltage detection circuit, a high logic level generated by the first device is converted into a high logic level roughly equal to an amplitude of the second potential in correspondence.例文帳に追加

低リーク電圧検出回路を採用することによって、第１の装置の発生した高論理レベルは、対応的にほぼ第２の電位の振幅と等しい高論理レベルに転換される。 - 特許庁

The clock selection circuit holds the prescribed first logic level for a fixed time from a time at which a supply power source is supplied first and, after that, receives a selection signal CL1 being a second logic level.例文帳に追加

クロック選択回路２１０は、供給電源が最初に供給された時から一定の時間区間所定の第１ロジックレベルを保持しその後第２ロジックレベルとなる選択信号ＣＬ１を受信する。 - 特許庁

The charge compensation circuit 56 is a bistable circuit constituted of two step-inverters 58, 60 and latches a logic level of a node 62.例文帳に追加

電荷補填回路５６は、２段のインバータ５８，６０から構成される双安定型回路であり、ノード６２の論理レベルをラッチする。 - 特許庁

The RTL logic circuit with the dummy module 31 inserted thereinto is read into the semiconductor design support device 100 to generate a gate level circuit.例文帳に追加

そして、半導体設計支援装置１００にダミーモジュール３１が挿入されたＲＴＬ論理回路を読み込んでゲートレベル回路を生成する。 - 特許庁