「loop counter」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The jackpot random number counter is a loop counter for regularly updating numerical information, and an update form for increasing the numerical information toward the maximum value one by one and an update form for setting to the minimum value when the maximum value is exceeded are included when the numerical information is updated regularly.例文帳に追加

大当たり乱数カウンタは、数値情報の更新が定期的に行われるループカウンタであり、この数値情報の定期的な更新に際しては、数値情報を最大値に向けて１ずつ増加させいく更新態様と、最大値を超えた際に最小値に設定する更新態様とが含まれている。 - 特許庁

The jackpot random number counter is a loop counter for regularly updating numerical information, and an update form for increasing the numerical information toward the maximum value one by one and an update form for setting to the minimum value when exceeding the maximum value are included when the numerical information is updated regularly.例文帳に追加

大当たり乱数カウンタは、数値情報の更新が定期的に行われるループカウンタであり、この数値情報の定期的な更新に際しては、数値情報を最大値に向けて１ずつ増加させいく更新態様と、最大値を超えた際に最小値に設定する更新態様とが含まれている。 - 特許庁

The present invention comprises: a counter unit which receives an external clock and a delay locked loop clock and starts counting the number of toggles of each of the clocks from a set value; and a comparison control unit which compares the external clock count value with the delay locked loop count value in response to an on-die termination instruction signal and controls the operation of on-die termination in accordance with the values.例文帳に追加

外部クロック及び遅延固定ループクロックを受信して、それぞれのクロックがトグルされる数を設定された値からカウントするカウンタ部と、オンダイターミネーション命令信号に応答し、前記外部クロックカウント値と前記遅延固定ループカウント値とを比較し、その値に応じてオンダイターミネーションの動作を制御する比較制御部とを備える。 - 特許庁

On a down- and up-link optical transmission lines, measured values (total delay times of the up and down links) of a loop-backed delay quantity measuring counter are multiplied by fixed scale factors with taking account that the difference between the optical transmission speeds of optical signals of different wavelengths are known.例文帳に追加

下りおよび上りの光伝送路において、波長の異なる光信号の光伝送速度の相違が既知であることを考慮した一定の倍率を、折り返された遅延量測定カウンタの測定値（下り上り合計遅延時間）にかける。 - 特許庁

In this system, the read timing generation counter 42 is initialized according to information denoting a fault in a clock system, power-on clear, Loop Back On signal, and a fault in write/read phase of the elastic stores 43, 44 or the like caused in the package.例文帳に追加

この方式ではパッケージ内で発生したクロック系異常、パワーオンクリア、Ｌｏｏｐ Ｂａｃｋ Ｏｎ信号及びエラスティックストア４３，４４の書込み、読出しフレーム位相異常等の情報で読出しタイミング生成カウンタ４２を初期化している。 - 特許庁

Warning:There is a subtlety when the sequence is being modified by the loop (this can only occur for mutable sequences, i.e. lists).An internal counter is used to keep track of which item is used next,and this is incremented on each iteration.例文帳に追加

警告:ループ中のシーケンスの変更には微妙な問題があります (これは変更可能なシーケンス、すなわちリストで起こります)。 どの要素が次に使われるかを追跡するために、内部的なカウンタが使われており、このカウンタは反復処理を行うごとに加算されます。 - Python

While performing coarse adjustment of a local oscillation frequency by a first lock loop using an up/down counter 5, and making operation to load or pump electric charge to a capacitor according to phase difference unnecessary by performing fine tuning of the local oscillation frequency by a second lock loop using a S/H circuit 11; it becomes possible to omit a LPF which uses a large size capacitor from a frequency synthesizer.例文帳に追加

アップ／ダウンカウンタ５を用いた第１のロックループによって局部発振周波数の粗調整を行うとともに、Ｓ／Ｈ回路１１を用いた第２のロックループによって局部発振周波数の微調整を行うことにより、位相差に応じてコンデンサに電荷をチャージしたりポンプしたりする動作を不要とし、大容量のコンデンサを用いるＬＰＦを周波数シンセサイザから省略できるようにする。 - 特許庁

A high frequency clock VCLK is generated from a reference clock by a phase lock loop constituted of a phase comparator circuit 201, a low-pass filter 202, a voltage control oscillation circuit 203 and a programmable counter 204, and is frequency-divided by a 1/8 frequency divider circuit 206 so as to generate a pixel clock.例文帳に追加

位相比較回路２０１，ローパスフィルタ２０２，電圧制御発振回路２０３，プログラマブルカウンタ２０４によって構成する位相ロックループによって基準クロックから高周波クロックＶＣＬＫを生成し、これを１／８分周回路２０６によって分周して画素クロックを生成する。 - 特許庁

The receive phase difference is detected from the difference between the count values of a loop counter 94 at the detected timing of the peak value of transmit signals outputted by an oscillation amplifier 73 to control the ultrasonic transmitter 61, and the detected timing of the peak value of the receive signals.例文帳に追加

発振増幅器７３が出力する超音波送信機６１を制御する送信信号送信信号のピーク値が検出されたタイミングと、受信信号のピーク値が検出されたタイミングにおけるループカウンタ９４のカウント値の差から、両者の受信位相差が検出される。 - 特許庁

In one embodiment, a method for discriminatingly regenerating an optical signal comprises a step for counter-propagating an input signal and a regenerating signal within an all-optical signal regenerator based on free-space optics, where the all-optical signal regenerator based on free-space optics comprises a step for preparing a Sagnac loop interferometer, and a step for extracting a regenerated output signal from the Sagnac loop interferometer.例文帳に追加

例示の一実施形態では、光信号を識別再生するための方法は、自由空間光通信に基づいて、全光信号識別再生装置内で入力信号と識別再生信号を対向伝送させるステップであって、自由空間光通信に基づく全光信号識別再生装置が、サニャック・ループ干渉計を備えるステップと、サニャック・ループ干渉計から識別再生された出力信号を抽出するステップとを含む。 - 特許庁

A phase comparator 13 is disconnected from a DLL loop by a switching circuit 15, a counter 14 starts counting by a rise edge of an output clock CLK2 of a first variable delay circuit 11, and the counting is stopped by an edge of a rise clock of an input clock CLK1 into the first variable delay circuit 11.例文帳に追加

切換回路１５によって位相比較器１３をＤＬＬループから切り放しておき、第１可変遅延回路１１の出力クロックＣＬＫ２の立上りエッジによってカウンタ１４のカウントを開始し、第１可変遅延回路１１への入力クロックＣＬＫ１の立上りクロックのエッジによってそのカウントを停止させる。 - 特許庁

A phase synchronization circuit 100 has an output frequency available by multiplying the frequency of reference signal with X, and includes a reference signal source 180, a voltage control oscillator 110, a phase comparator 120, a first charge pump 130, a loop filter 150, a counter 161, a second charge pump 170, and a control circuit 164.例文帳に追加

位相同期回路１００は、基準信号の周波数にＸを乗じて得られる出力周波数を有し、基準信号源１８０と、電圧制御発振器１１０と、位相比較器１２０と、第１チャージポンプ１３０と、ループフィルタ１５０と、カウンタ１６１と、第２チャージポンプ１７０と、制御回路１６４とを備える。 - 特許庁

The exhaled breath sample injected into the glucose oxidase is placed in a loop of a phase modulation system optical fiber gyroscope, and a plurality of counter polarization conversion collimator optical systems facing each other, whose space conveyance part is placed in parallel, are connected in concatenation to an optical fiber for multipass so that detection sensitivity is significantly improved.例文帳に追加

グルコース酸化酵素に注入した呼気検体を位相変調方式光ファイバジャイロのループの中に置き対向する複数の対向偏光変換コリメータ光学系をその空間伝送部が並列に配置され光ファイバを縦続に接続することによってマルチパス化し検出感度を大幅に改善したことにある。 - 特許庁

In the demapping method, a virtual data amount counter 15 is provided, the virtual data amount of client data estimated to be stored in the demapping FIFO 12 is counted from the frame interval of received line data and the data amount of the period, and the phase comparison signals being the phase reference in the phase locked loop are generated on the basis of the count value.例文帳に追加

仮想データ量カウンタ１５を設け、受信したラインデータのフレーム間隔とその期間のデータ量とからデマッピングＦＩＦＯ１２に蓄積されていると推定されるクライアントデータの仮想データ量を計数し、その計数値に基づいて、位相同期ループにおける位相基準となる位相比較信号を生成する。 - 特許庁

When the control machine 322 draws a lost big win random number (105), the lost big win random number is deleted from a big win random number loop counter range so that, as respective game machines under the control of the control machine 322 more frequently perform lost processings, the probability for the control device 322 of drawing the big win random number is more heightened.例文帳に追加

管理装置３２２においてはずれの大当たり乱数が抽選された場合（１０５）、そのはずれの大当たり乱数が大当たり乱数ループカウンタレンジから消去されるので、管理装置３２２の管理下にある各遊技機がはずれ処理を行えば行うほど、その管理装置３２２が大当たりの大当たり乱数を抽選する確率が上がっていく。 - 特許庁

Further, the oscillation frequency of a high-frequency oscillation machine 12 for supplying a sinusoidal high-frequency voltage to the counter electrodes 2 is made to follow up the resonance frequency of a load side resonance circuit by a PLL (Phase Locked Loop) circuit 15 to prevent the distortion of the supply voltage and to suppress the generation of the microarcs by a steep noise component, thereby continuously forming the stable plasma.例文帳に追加

さらに、対向電極２に正弦波高周波電圧を供給する高周波発振機１２の発振周波数を、ＰＬＬ回路１５によって負荷側共振回路の共振周波数に追従させ、供給電圧の歪を防止し、急峻なノイズ成分によるマイクロアークの発生を抑止し、安定したプラズマを継続的に生成する。 - 特許庁