「lower bits」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

In an A/D converter which executes a serial-parallel operation, the number of upper bits is made more than half of the number of all bits, the number of lower bits is made a half of the number of all bits, and upper and lower bit data are obtained.例文帳に追加

直並列動作してＡ／Ｄ変換するものにおいて、上位ビット数を全ビット数の半分より多くし、下位ビット数を全ビット数の半分とし、上位及び下位ビットデータを得る。 - 特許庁

Then, information of remaining low-ranking 6 bits among the monochromatic half-tone 12 bits (from the bit 5 to the bit 0) is set by distributing it to the lower-ranking 2 bits of R, G and B by 2 bits each.例文帳に追加

次に、モノクロハーフトーン１２ビットのうち残った下位の６ビット（ビット５からビット０）の情報を、Ｒ，Ｇ，Ｂそれぞれの下位２ビットに２ビットづつ振り分けてセットする。 - 特許庁

implementations, and on current implementations on different systems, the lower-order bits are much less random than the higher-order bits. 例文帳に追加

の実装や、他のシステムの現在の実装では、下位のビットが上位のビットほどランダムになっていない。 - JM

DAC 330 selects one from among Vc1 to Vc16 on the basis of lower 4 bits D<3:0>.例文帳に追加

DAC330は、下位4ビットD<3:0>に基づき、Vc1〜Vc16の内から1つを選択する。 - 特許庁

When the number of bits required for assigning the column address of the memory module is larger than the number of index bits, tag bits following lower N bits are used to assign the column address.例文帳に追加

前記メモリモジュールのカラムアドレスを割り当てるために必要なビットが前記インデックスビットよりも大きいとき、前記下位Ｎビットから続くタグビットは、前記カラムアドレスを割り当てるために用いられる。 - 特許庁

An adjustment part 50 adjusts luminance with the state table and lower-bits.例文帳に追加

調整部５０は、ステートテーブルと下位ビットとにより輝度を調整する。 - 特許庁

The lower-order decoder 13 generates a lower-order control signal corresponding to the value of lower bits of the input digital signal.例文帳に追加

下位デコーダ１３は、入力されるデジタル信号のうち下位ビットの値に対応した下位制御信号を生成する。 - 特許庁

Grayscale image data are converted into RGB image data, the upper four bits of the burying data are buried in the lower four bits of the first color data of the RGB image data and the lower four bits of the burying data are buried in the lower four bits of the second color data of the RGB image data.例文帳に追加

グレースケール画像データをＲＧＢ画像データに変換して、埋め込みデータの上位４ビットをＲＧＢ画像データの第１の色データの下位４ビットに、埋め込みデータの下位４ビットをＲＧＢ画像データの第２の色データの下位４ビットに埋め込むようにする。 - 特許庁

An adder 104 performs summing of lower bits and based on the result, a summer 105 performs summing of higher bits.例文帳に追加

加算器１０４は下位ビットの加算を実行し、この結果に基づいて加算器１０５は上位ビットの加算を実行する。 - 特許庁

In the multi-value modulation part 105, a multi-value modulation is performed by using the upper bits and the lower bits that are replaced for each retransmission.例文帳に追加

多値変調部１０５では、再送毎に入れ替えられた上位ビットと下位ビットを用いて多値変調を行なう。 - 特許庁

so the lower-order bits should be as random as the higher-order bits. 例文帳に追加

の両関数と同じ乱数生成アルゴリズムを使用している。 そのため、下位のビットは上位のビットと同じくらいにランダムである。 - JM

A first encoded data of higher N bits and a second encoded data of lower N bits for a M-bit video signal are transmitted.例文帳に追加

Ｍビットの映像信号の上位Ｎビットの第１符号化データと、下位Ｎビットの第２符号化データを伝送する。 - 特許庁

An address recognizing circuit 1 determines whether the address signal designated upper order bits of data or lower order bits of data.例文帳に追加

アドレス認識回路１は、アドレス信号が上位データを指定しているか、下位データを指定しているかを判断する。 - 特許庁

The error diffusion processing circuit 3 makes the number of bits which are to be used in error diffusion lower 4 bits with respect to the R, G signals and makes the number of bits which are to be used in the error diffusion 3 bits from the lower 4th bit to 2nd bit with respect to the B signal.例文帳に追加

誤差拡散処理回路３は、Ｒ，Ｇ信号に対しては、誤差拡散に用いるビット数を下位４ビットとし、Ｂ信号に対しては、誤差拡散に用いるビット数を下位４ビット目から下位２ビット目までの３ビットとする。 - 特許庁

The lower 16 bits of argp specify the period in clock cycles (that is, argp = 1193180/frequency). 例文帳に追加

argp の下位 16 ビットはクロックサイクルを単位として周期を示す。 (つまり argp = 1193180/周波数)。 - JM

This server is programmed so as to recognize lower bits among the 8 bits given to red(R), green(G), and blue(B) as control codes.例文帳に追加

このサーバは赤（Ｒ）、緑（Ｇ）、青（Ｂ）に与えられた８ビットのうち、下位ビットをコントロールコードと認識するプログラムとなっている。 - 特許庁

A MSA33 discriminates upper bits UPBIT/lower bits LWBIT of data based on potentials on four main bit lines.例文帳に追加

ＭＳＡ３３は４本の主ビット線上の電位をもとにデータの上位ビットＵＰＢＩＴ／下位ビットＬＷＢＩＴを判定する。 - 特許庁

An error diffusion processing circuit 3 switches the number of lower-order bits used for characteristic error diffusion, i.e., lower-order 4 bits for 12 bit inverse gamma compensation and lower-order 3 bits for 11 bit inverse gamma compensation by linking to the changeover of inverse gamma compensation characteristics.例文帳に追加

誤差拡散処理回路３は、逆ガンマ補正特性を切り換えるのに連動して、１２ビットの逆ガンマ補正では下位４ビット、１１ビットの逆ガンマ補正では下位３ビットのように、特性誤差拡散に用いる下位ビットのビット数を切り換える。 - 特許庁

Then the encoder is provided with a higher-order encoder section 109 that outputs a higher-order n/2 bits with respect to the input of the n-th power of 2 bits and a lower-order encoder section 110 that outputs a lower-order n/2 bits, with respect to the input of the n-th power of 2 bits.例文帳に追加

そして、この際におけるエンコーダは、２のｎ乗ビットの入力に対して上位ｎ／２ビットを出力する上位エンコーダ部１０９と、２のｎ乗ビットの入力に対して下位ｎ／２ビットを出力する下位エンコーダ部１１０とを備えている。 - 特許庁

And by assuming output of the asymmetric segment linear function as a double variable, lower 3 bits of the mantissa part are truncated and numbers upper than the lower 3 bits are taken out.例文帳に追加

また、その非対称区分線形関数の出力をダブル型変数として、その仮数部の下位３ビットを切り捨てて下位４ビットから上位の数を取り出す。 - 特許庁

has not returned an error, one or more bits among the lower eight ones are always set. 例文帳に追加

がエラーを返さなかった場合、下位 8 ビットのうち 1 つ以上は常にセットされる。 - JM

Then, image data (e.g. 10-bit width) are divided into upper bits (e.g. 8 bits) and lower bits (e.g. 2 bits), the upper bits are inputted to the memory 101 as a reading address, and the output of the addition circuit 105 is outputted as gamma-corrected image data.例文帳に追加

そして、映像データ（例えば１０ビット幅）を上位ビット（例えば８ビット）と下位ビット（例えば２ビット）に分け、上位ビットを読み出しアドレスとしてメモリ１０１に入力し、加算回路１０５の出力をガンマ補正された映像データとして出力する。 - 特許庁

Data of lower 2 gradation bits B3, B2 among the 4 gradation bits B0 to B3 are stored respectively in memory areas 20, 21 as data having respectively the function of a control bit.例文帳に追加

下位２つの階調ビットＢ０，Ｂ１のデータは、表示データビットの機能を持ったデータとして、メモリ領域２０，２１に格納する。 - 特許庁

The lower 16 bits of argp specify the period in clock cycles, and the upper 16 bits give the duration in msec. 例文帳に追加

argp の下位 16 ビットはクロックサイクルを単位にして周期を指定し、上位 16 ビットが msec の単位で表した、(トーンを発生させる)時間を指定する。 - JM

Upper-order bits of the address being outputted from an address supplying section 2 are supplied to the LUT 4 and lower-order bits are supplied to a computing section 6.例文帳に追加

アドレス供給部２から出力されるアドレスの上位ビットをＬＵＴ４に供給し、下位ビットを演算部６に供給する。 - 特許庁

An apparatus receiving this video signal reads the low-order 2-bits from the blanking period and attaches the 2-bits to the lower order of data (8 bits) of the valid pixels to restore the 10-bit data.例文帳に追加

この映像信号を受信した装置は、ブランキング期間から下位２ビットを読み出し、有効画素の各データ（８ビット）の下位にこの２ビットを付加することで１０ビットデータを復元する。 - 特許庁

An error diffusion processing circuit 3 performs the error diffusion of lower bits of 12-bit R, G, B signals to make the signals to be signals equivalent to 12 bits or 11 bits and inputs them to a PDP(plasma display panel) 4.例文帳に追加

誤差拡散処理回路３は、１２ビットのＲ，Ｇ，Ｂ信号の下位ビットを誤差拡散して、１２ビットもしくは１１ビット相当の信号としてＰＤＰ４に入力する。 - 特許庁

The cells are read collectively, from the lower to higher significance level, by correcting the bits at each significance level according to the redundancy bits and adjusting the bits of the higher significance levels.例文帳に追加

セルは、余剰ビットに従って各有意レベルでビットを修正し高い方の有意レベルを調整することにより、低い方から高い方の有意レベルに向かって集合的に読取られる。 - 特許庁

Cutting bits 6 are attached to a socket 11 being on the lower part of the support cylinder 10 by bolts 12.例文帳に追加

支持筒１０の下部にあるソケット１１に切削ビット６をボルト１２で取り付る。 - 特許庁

The state of all host flags will be returned in the lower four bits of the status member. 例文帳に追加

すべてのホストフラグの状態は、構造体のメンバー status の下から 4 ビットとして返される。 - JM

A counter part is divided into a counter part of lower M bits which operates by a high speed clock CK 1 and a counter part of upper "N-M" bits which operates by a low speed clock CK 2 obtained by performing 2^M division of the high speed clock CK1 and the respective counter parts of lower M bits and upper "N-M" bits are selectively operated.例文帳に追加

高速クロックＣＫ１で動作する下位Ｍビットのカウンタ部と高速クロックＣＫ１を２＾Ｍ分周した低速クロックＣＫ２で動作する上位“Ｎ−Ｍ”ビットのカウンタ部に分け、下位Ｍビットと上位“Ｎ−Ｍ”ビットの各カウンタ部を選択的に動作させる。 - 特許庁

In this case, the color component data of an R signal (8 bits) and the upper 4 bits of a G signal are sent at first, and then the lower 4 bits of the G signal and a B signal (8 bits) are sent.例文帳に追加

このとき、１画素を構成する色成分のうち、最初にＲ信号（８ｂｉｔｓ）と、Ｇ信号の上位４ｂｉｔｓの色成分データを送り、次にＧ信号の下位４ｂｉｔｓ分とＢ信号（８ｂｉｔｓ）を送る。 - 特許庁

Namely when the V[11:0] is even frames, video data V[11:2] having 10 quantized bits obtained by omitting two lower bits are outputted (S1, S2).例文帳に追加

すなわち、Ｖ［１１：０］が偶数フレームの時には、下位２ビットを切り捨てた量子化ビット数１０ビットのビデオデータＶ［１１：２］を出力する（S1,S3）。 - 特許庁

The device is provided with digital-to analog converters 29R1 and 29R2 for converting the image data of the upper a bits and the lower B bits respectively to analog data.例文帳に追加

そして、上位Ａビットおよび下位Ｂビットの画像データをそれぞれアナログデータに変換するＤ／Ａコンバータ２９Ｒ_1 ・２９Ｒ_2 を設ける。 - 特許庁

Compressed gradation data, in which lower-order bits of gradation data are cut off, are stored in an LUT 4 so as to be made accessible with upper-order bits to be inputted.例文帳に追加

階調データの下位ビットを切り捨てた圧縮階調データをＬＵＴ４に入力される上位ビットでアクセス可能に記憶する。 - 特許庁

As a result, although the number of bits in the addition returning signal by the discarding processing decreases to n bits, the information of the discarded lower-order m bits is divided in a temporal direction and added to a video output signal.例文帳に追加

この結果、切り捨て処理により足し戻し信号のビット数がｎビットになるものの、切り捨てられた下位ｍビットの情報は時間方向に分割されて映像出力信号に加えられる。 - 特許庁

Higher-order bits and lower-order bits of each sample sequence are separated (S4) after these data are separated, and the higher-order bit data are converted to a variable bit length data (S6) after a predictive error is calculated for higher-order bits (S5).例文帳に追加

これらのデータを分離した状態で、各サンプル列の上位ビットと下位ビットを分離し（Ｓ４）、上位ビットに対して予測誤差を算出した（Ｓ５）後、可変ビット長に変換する（Ｓ６）。 - 特許庁

Then, bits as the bit value of 0 from the bits in the S-1 number are inverted to 1 to the bit pattern at the maximum value, and the mask generation in which the all upper bits from the inverted bit positions are set in 1 and the lower bits in 0 is conducted.例文帳に追加

一方、最小値のｂｉｔパターンに対しては、Ｓ−１番目のｂｉｔからｂｉｔ値０となるｂｉｔを１に反転し、反転したｂｉｔ位置より上位のｂｉｔを全て１、下位のｂｉｔを０としたマスクを生成を行う。 - 特許庁

The second correction circuits correct A/D conversion results of the bits lower than the determined bit to "1".例文帳に追加

第２補正回路は判定されたビットより下位ビットのＡ／Ｄ変換結果を“１”に補正する。 - 特許庁

The first correction circuits correct A/D conversion results of the bits lower than the determined bit to "0".例文帳に追加

第１補正回路は、判定されたビットより下位ビットのＡ／Ｄ変換結果を“０”に補正する。 - 特許庁

A discarding processing section 16 discards the lower-order m bits of the addition returning signal added with the random number.例文帳に追加

切り捨て処理部１６は、乱数が加算された足し戻し信号の下位ｍビットを切り捨てる。 - 特許庁

A digital-analog converter 16 outputs a two-channel analog value, by converting a bit group of upper 8 bits and a bit group of lower 8 bits into analog values respectively.例文帳に追加

デジタル−アナログ変換器１６では、上位８ビットのビット群と下位８ビットのビット群とをそれぞれアナログ値に変換して２チャンネルのアナログ値を出力する。 - 特許庁

Thus, the video decoder is required to store the decoded residuals values of a high frequency picture that is divided into two elements comprising higher-order bits and lower-order bits (114), to separate memories.例文帳に追加

そのため、高域ピクチャの復元残差成分を、上位ビット、下位ビットの二つの要素に分割し（１１４）別々のフレームメモリに格納する。 - 特許庁

The PC20-1 generates the IP address from the higher order bits of the IP address received from an edge rooter 40 and the lower bits generated, on the basis of the MAC address.例文帳に追加

ＰＣ２０−１は、エッジルータ４０から受信したＩＰアドレスの上位ビットと、ＭＡＣアドレスを基に生成した下位ビットとからＩＰアドレスを生成する。 - 特許庁

A switch 14 selects the lower-order (n) bits of the output of the arithmetic circuit 10 in a noise reduction mode and selects the high-order (n) bits in a still image output mode.例文帳に追加

スイッチ１４は、ノイズ低減モードでは、演算回路１０の出力の下位ｎビットを選択し、静止画出力モードでは、上位ｎビットを選択する。 - 特許庁