「lower bits」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

An 8-bit signal related to the brightness among picture signals stored in a picture memory 51 is divided into higher order 4-bits and lower order 4-bits by a signal divider 52.例文帳に追加

画像メモリ５１に蓄積されている画像信号のうちの輝度に関する８ビットの信号は、信号分割器５２により上位４ビット、下位４ビットに分割される。 - 特許庁

In the case of extending data 1 in m-bit into data 2 in n-bit (n>m), data in lower-order (n-m) bits of the data 2 are made equal to data in higher-order (n-m) bits of the data 1.例文帳に追加

ｍビットのデータ１をｎビット（ｎ＞ｍ）のデータ２に拡張する際に、データ２の下位ｎ−ｍビットのデータをデータ１の上位ｎ−ｍビットのデータと同じにする。 - 特許庁

A sticky generation circuit 14 and a carry generation circuit 15 input the lower-order m-2 [bits] of A and the low-order m-1 [bits] of B and respectively output carry F and a sticky bit S.例文帳に追加

スティッキー生成回路１４、キャリー生成回路１５は、Ａの下位ｍ−２［ビット］、Ｂの下位ｍ−１［ビット］を入力し、それぞれ、キャリーＦ、スティッキービットＳを出力する。 - 特許庁

A value obtained by replacing upper 8 bits of a 16 bit value extracted from a random number generation circuit 42 with lower 8 bits is acquired as a random number for the internal lottery.例文帳に追加

乱数発生回路４２から抽出した１６ビットの値の上位８ビットと下位８ビットとを入れ替えた値を内部抽選用の乱数として取得する。 - 特許庁

The bits of the display data of the pixels in which the attribute data are to be embedded are those to be masked in each of red (R), green (G) and blue (B) of pixel data and set as lower bits.例文帳に追加

属性データが埋め込まれる画素の表示データのビットは、画素データの赤（Ｒ）、緑（Ｇ）、青（Ｂ）のそれぞれにおいてマスクされるビットであり、下位ビットとする。 - 特許庁

A series converter 104 exchanges upper bits which hardly undergo errors and lower bits which easily undergo errors to be used by a multi-valued modulator 105 during each retransmission.例文帳に追加

系列変換部１０４が多値変調部１０５により用いられる誤りの生じ難い上位ビットと誤りの生じ易い下位ビットを再送毎に入れ替える。 - 特許庁

For example, the allocation of the bits of the positive and negative gray scale display data is so performed that the lower bits other than the most significant bit are made symmetrical one above the other in binary values from the center.例文帳に追加

例えば、正負階調表示データのビットの割り当てを最上位ビット以外の下位ビットが中心より２進値で上下で対称となるようにする。 - 特許庁

A memory control section 3 extracts the traffic parameter from the higher-order management memory 4 and the lower-order management memory 5 to connect the higher-order bits and the lower-order bits, on the basis of connection information from a user parameter control(UPC)/shaper processing section 2.例文帳に追加

メモリ制御部３は、ＵＰＣ／シェイパー処理部２からのコネクション情報に基づいて、上位管理メモリ４と下位管理メモリ５とからトラヒックパラメータを引き出し、上位ビットと下位ビットとを結合する。 - 特許庁

The reference voltage generating section 30 outputs dense reference voltages Vrf1 to Vrf12 to the second conversion section 20 for generating the lower-order bits at an interval of nLSB (n is an integer of 2 or over) in the lower-order bits.例文帳に追加

基準電圧生成部３０は、下位ビットを生成する第２変換部２０に対して密な基準電圧Ｖｒｆ１〜Ｖｒｆ１２を、下位ビットのｎ（ｎは２以上の整数）ＬＳＢ刻みにて出力する。 - 特許庁

A small multiplying circuit 4 performs fixed point multiplication by inputting the lower m-n bits of the first m bit fixed point data and the upper m-n bits of the second m bit fixed point data, and outputs the lower m-n bits of the result as a multiplication result Q.例文帳に追加

小乗算回路４は、固定小数点乗算時に、第１のｍビット固定小数点データの下位ｍ−ｎビットおよび第２のｍビット固定小数点データの上位ｍ−ｎビットを入力として乗算を行い、その結果の下位ｍ−ｎビットを乗算結果Ｑとして出力する。 - 特許庁

This arithmetic processing unit 1 can designate the reference address of a memory 10 by dividing an index value included in an instruction code into upper and lower bits of five each, and interpreting the upper five bits as vertical index values and the lower five bits as horizontal index values.例文帳に追加

演算処理装置１は、命令コードに含まれるインデックス値を上位および下位の５ビットに分割し、上位５ビットを縦方向のインデックス値として、下位５ビットを横方向のインデックス値として解釈することにより、メモリ１０の参照先アドレスを指定することが可能である。 - 特許庁

In executing soft decision decoding, on the basis of a trellis diagram, representing a 2^m state of m bits in a lower order of redundancy bits, arithmetic operation of branch metric or path metric is performed for each of 2^n states of upper n bits, thereby simplifying the calculation.例文帳に追加

軟判定復号する場合には、冗長ビットの下位ｍビットの２^m 状態を表すトレリス線図に基づいて上位ｎビットの２^n 個の状態毎にブランチメトリック及びパスメトリックの演算を行って、演算を簡略化する。 - 特許庁

When detecting the angle, a correction value calculating means 115 creates lower corrected data, which is digital data of lower bits, by using the correction data, and an interpolating means 113 creates lower data.例文帳に追加

角度検出時には、補正値演算手段１１５がこの補正データを用いて下位ビットのデジタルデータである補正下位データを生成し、内挿手段１１３が下位データを生成する。 - 特許庁

The multi-valued modulator 105 performs multi-valued modulating operation with use of the upper and lower bits exchanged during each transmission.例文帳に追加

多値変調部１０５では、再送毎に入れ替えられた上位ビットと下位ビットを用いて多値変調を行なう。 - 特許庁

When restoring the image, the image is restored by being interpolated with four of upper, lower, left and right pixels while utilizing the four bits.例文帳に追加

画像を復元する際は、上記４ビットを利用して上下左右４画素で補間し画像を復元する。 - 特許庁

Only at the time of inputting the lower ten bits of input voice data, a clock is inputted to the bank 20.例文帳に追加

下位レジスタバンク２０には、入力音声データの下位１０ビットを取り込む場合のみ、クロックが入力される。 - 特許庁

A second conversion section 20 compares the dense reference voltages with the input analog signal to produce data in lower-order bits.例文帳に追加

第２変換部２０は、密な基準電圧と入力アナログ信号を比較し、下位ビットのデータを生成する。 - 特許庁

A fixed value with LSB being 1 is set in lower-order p bits of a register inside a scramble key buffer 61.例文帳に追加

スクランブル鍵バッファ６１の内部のレジスタの下位のｐビットには、LSBを１とする固定値が設定されている。 - 特許庁

Lower eight bits of the 32-bit data output from the output terminal CO are passed to the selector 31.例文帳に追加

また、出力端子ＣＯから出力される３２ビットのデータの内、下位８ビットがセレクタ３１に与えられる。 - 特許庁

An upper bit transmission control unit 104 sets a transmission interval of upper bits of a CQI input from an S/P conversion unit 103, to a value longer than the transmission interval of lower bits of the CQI, and a lower bit transmission control unit 105 sets a transmission interval of lower bits of the CQI input from the S/P conversion unit 103.例文帳に追加

上位ビット送信制御部１０４は、Ｓ／Ｐ変換部１０３から入力されるＣＱＩの上位ビットの送信間隔を、ＣＱＩの下位ビットの送信間隔よりも長くなるように設定し、下位ビット送信制御部１０５は、Ｓ／Ｐ変換部１０３から入力されるＣＱＩの下位ビットの送信間隔を設定する。 - 特許庁

The second conversion section 20 compares the dense reference voltages Vrf outputted at the interval of nLSB in the lower-order bits with an input analog signal Vin to produce data with the precision of 1LSB in the lower-order bits by carrying out data interpolation.例文帳に追加

第２変換部２０は、下位ビットのｎＬＳＢ刻みで出力される密な基準電圧Ｖｒｆと入力アナログ信号Ｖｉｎを比較し、データ補間を行うことによって下位ビットの１ＬＳＢの精度を有するデータを生成する。 - 特許庁

The embedding part 110 reads internal information data from the register 102, and replaces the lower bits of pixel data read from the memory 103 with the respective bits of the internal information data for executing embedding processing.例文帳に追加

埋込み部１１０は、内部情報データをレジスタ１０２から読み出し、内部情報データの各ビットで、メモリ１０３から読み出した画素データの下位ビットを置換して、埋込み処理を行う。 - 特許庁

In a deblock circuit 61, the upper eight bits and the lower two bits that are present in the working memories 56 and 57 after the synthesis are added to compose a 10-bit signal, which is written into the same position of the I frame memory 51.例文帳に追加

デブロック回路６１では、合成後の作業メモリ５６，５７に存在する上位８ビット、下位２ビットを合わせて１０ビット信号を構成し、Ｉフレームメモリ５１の同位置に書き込む。 - 特許庁

An edge determining part 11 determines 10-bit image data inputted to this image processor 10, and an image dividing part 12 divides the image data into higher-order 8 bits and lower-order 2 bits.例文帳に追加

画像処理装置１０に入力される１０ビットの画像データをエッジ判定部１１で判定すると共に、画像分割部１２で上位８ビットと下位２ビットに分割される。 - 特許庁

The chip selection of the AFE 43 is changed from a high level to a low level, upper 8 bits of a fourth channel are outputted in the high level period of a fifth clock, and lower 8 bits are outputted in a low period.例文帳に追加

一方、ＡＦＥ４３のチップセレクトは、ハイからローに変更され、第５のクロックのハイ期間に、第４チャネルの上位８ビットが出力され、ロー期間に、下位８ビットが出力される。 - 特許庁

In a writing part 20, the first output terminal 21a (16 bits) of a bus width converter 21 is connected in parallel with both of the first input terminal group 11a (lower 16 bits) and the second input terminal group 11b (upper 16 bits) of a frame memory 10.例文帳に追加

書き込み部２０においては、バス幅変換器２１の第１出力端子２１ａ（１６bit）は、フレームメモリ１０の第１入力端子群１１ａ（下位１６bit）と第２入力端子群１１ｂ（上位１６bit）との両方に、並列的に接続されている。 - 特許庁

The MAC units 51 and 52 receive one and above bits selecting the upper half or the lower half of the 64 it word.例文帳に追加

また、各MACユニット(51,52)は、64ビットワードの上位半分又は下位半分の何れかを選択させる1つ以上のビットを受取る。 - 特許庁

Remaining lower rank bits of the pixel data are used to generate a halftone pattern overlapped on a selected gray scale.例文帳に追加

前記ピクセルデータの残りの下位ビットは、選択されたグレイスケールに重ねられる中間調パターンの生成に使用する。 - 特許庁

The vendor must never produce a second board that has the same lower 32bits unless the upper 32bits are also different. 例文帳に追加

ベンダは上位 32 bits が異なっていないのであれば、 下位 32-bit が同一である2枚目のボードを製造することはありません。 - FreeBSD

The video signal Sb is obtained by adding to a lowest bit of the high order 10 bits of the video signal Sin 1 when lower 2 bits of the video signal Sin are "10" or more and 0 when they are lower than "10", and state information is superimposed on the video signal Sb.例文帳に追加

映像信号Ｓｂは、映像信号Ｓinの上位１０ビットの最下位ビットに、映像信号Ｓinの下位２ビットが「１０」以上のとき１を加算し、「１０」より小さいとき０を加算したものであり、状態情報が重畳されている。 - 特許庁

A lower decoder part 44 selects and outputs an output voltage from a gradation voltage produced by a division resistance in accordance with data of lower K bits held by a data latch.例文帳に追加

下位デコーダ部４４はデータラッチに保持された下位Ｋビットのデータに応じ分割抵抗により発生した階調電圧から出力電圧を選択出力する。 - 特許庁

The encoding module is used for selectively calculating a first color level based on both M higher bits and T lower bits of the first gray level, and then calculating a second color level and a third color level based on M higher bits of the first gray level.例文帳に追加

符号化モジュールは、第1のグレーレベルのMの高いビットおよびTの低いビットの両方に基づく第1のカラーレベルを選択的に計算し、それから第1のグレーレベルのMの高いビットに基づく第2のカラーレベル、さらに第3のカラーレベルを計算するために使用される。 - 特許庁

In the case of raising a gain for two bits for instance by bit shift for video signals, the signals of two bits corresponding to signal amplitude change are generated by a signal generator 110 and added to the lower two bits of the video signals after gain correction and required video signals are obtained.例文帳に追加

映像信号について、ビットシフトにより例えば２ビット分だけゲインを上げる場合、信号発生器１１０により信号振幅変化に対応した２ビットの信号を生成し、ゲイン補正後の映像信号の下位２ビットに加算し、所要の映像信号を得る。 - 特許庁

The bits having the bit value of 1 are inverted successively into 0 from the bit in an S-1 number to the bit pattern at the maximum value next, and a mask generation in which all upper bits from the inverted bit positions are set in 1 and the lower bits in 0 is conducted.例文帳に追加

次に、最大値のｂｉｔパターンに対しては、Ｓ−１番目のｂｉｔから順次ｂｉｔ値が１であるｂｉｔを０に反転し、反転したｂｉｔ位置より上位のｂｉｔを全て１、下位のｂｉｔを０としたマスク生成を行う。 - 特許庁

The encoders 2D1, 2D2 respectively, perform predictive-coding of difference Δ(L+R) and Δ(L-R) of the sum signal (L+R) and the difference signal (L-R) of higher 16-bits among 24 bits, and also transmit lower order 8 bits as they are, via a recording medium and a communication medium.例文帳に追加

エンコーダ２Ｄ１、２Ｄ２はそれぞれ２４ビットの内、上位１６ビットの和信号（Ｌ＋Ｒ）、差信号（Ｌ−Ｒ）の差分Δ（Ｌ＋Ｒ）、Δ（Ｌ−Ｒ）を予測符号化するとともに、下位８ビットをそのまま記録媒体や通信媒体を介して伝送する。 - 特許庁

Accordingly, a bit selector with a function of using upper bits in the output of the AD converter when the input signal is large while using lower bits when the input signal is weak is inserted to control the number of bits processed by the digital phaser and the adder, so that the circuit scale is reduced.例文帳に追加

入力信号が大きいときにはＡＤ変換器の出力の上位ビットを使用し，微弱なときには下位ビットを使用する機能を持つビット選択器を挿入し，ディジタル整相器・加算器で扱うビット数を抑えることで回路規模を抑制した。 - 特許庁

The encoders 2D1, 2D2 perform predictive-coding of the differences Δ(L+R) and Δ(L-R) of the sum signal (L+R) and the difference signal (L-R) of higher 16-bits among 24 bits, and also transmit lower order 8 bits as they are, via a recoding medium and a communication medium.例文帳に追加

エンコーダ２Ｄ１、２Ｄ２はそれぞれ２４ビットの内、上位１６ビットの和信号（Ｌ＋Ｒ）、差信号（Ｌ−Ｒ）の差分Δ（Ｌ＋Ｒ）、Δ（Ｌ−Ｒ）を予測符号化するとともに、下位８ビットをそのまま記録媒体や通信媒体を介して伝送する。 - 特許庁

Thus, the information of the higher-order bits of the input digital signal is conserved in an output signal as it is without any change and the effect of the signal processing is attached to only the particular lower-order bits.例文帳に追加

これにより、上位ビットについては入力ディジタル信号の情報がそのまま出力信号に保存され、信号処理の効果を特定の下位ビットに対してのみ付加することができる。 - 特許庁

The data held is upper n bits of lower digit data dropped from the general purpose registers out of the data from the operation.例文帳に追加

保持されるデータは、演算処理の結果得られたデータのうち、汎用レジスタに保持されない下位桁のデータの上位ｎビットである。 - 特許庁

To provide an IC memory device and an operation method that are configured to output data bits at a lower transfer rate in a test mode.例文帳に追加

テストモードにおいてさらに低い転送速度でデータビットを出力するＩＣメモリ装置及びその動作方法を提供する。 - 特許庁

A bit rounding part 12 applies rounding for rounding off lower bits to the PCM signal in accordance with bit number information .例文帳に追加

ビット丸め処理部１２は、ＰＣＭ信号に対して、ビット数情報に従って下位ビットを切り捨てる丸め処理を行う。 - 特許庁

The input data are divided for every two bits from lower order, a total three bits of each set and a lower order set are grouped, and a combination in which an upper order 1 bit of the first group and the second group becomes 0 or 1 and the third bit from the lower order after operation of addition or subtraction becomes 1 is made a prescribed combination.例文帳に追加

ここで、入力データを下位から２ビットごとに区切り、各組と下位組の最上位ビットの計３ビットをグループとし、第１グループ及び第２グループの上位１ビットが共に０又は１であって加算又は減算の演算後の下位から３ビット目が１となる組み合わせを所定の組み合わせとする。 - 特許庁

When instruction decoders 409a-409c decode a branch instruction, the upper 29 bits of a PC relative value included in the branch instruction are transmitted to an upper priority PC arithmetic unit 411, and the lower 3 bits of the PC relative value are transmitted to a lower priority PC arithmetic unit 405.例文帳に追加

命令デコーダ４０９ａ〜４０９ｃが分岐命令をデコードすると、当該該分岐命令に含まれるＰＣ相対値の上位２９ビットが上位ＰＣ演算器４１１に送られ、ＰＣ相対値の下位３ビットが下位ＰＣ演算器４０５に送られる。 - 特許庁

To provide a method for transmitting data, comprised of bits with higher priority and bits with lower priority output from a coder, using a high- order modulator, where a bit stream comprised of at least 3 bits represents one symbol and includes a first bit part having higher reliability and a second bit part with lower reliability.例文帳に追加

少なくとも３ビットからなるビット列が１つのシンボルを表し、前記ビット列が信頼度の高い第１ビット部分及び相対的に信頼度の低い第２ビット部分を含む高次数変調器を使用して、符号器から出力される重要度の高いビット及び相対的に重要度の低いビットから構成されたデータを伝送する方法を提供する。 - 特許庁

Upper 10 bits among a set value of 18 bits set to a data register 65 are set to be equal to a starting level VM of a driving waveform, and lower 8 bits are all set to be zero.例文帳に追加

駆動波形生成回路の累算部における複数ビットの累算結果を、フロア信号を用いて所定の設定タイミングにおいて特定の上位ビットで表される値がゼロではなく、特定の上位ビット以外の下位ビットがすべてゼロになるような所定の設定値に設定する。 - 特許庁