「m bits」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The data of a pixel value is shifted by m-bits by a m-bit shifter 127.例文帳に追加

ｍビットシフタ１２７により、画素値のデータがｍビットシフトされる。 - 特許庁

Operations like this are executed until entire bits of the A are outputted and, as a result, when the A has (m) bits, operations are stopped with (m) clocks.例文帳に追加

このような処理動作は、被除数Ａの全ビットが出力されるまで実行され、被除数Ａがmビットであればmクロックで動作を止める。 - 特許庁

Digital image data of n bits are converted into digital image of n+m bits with a γ-correction table and displayed by using a D/A converter of n+m bits.例文帳に追加

ｎビットのデジタル画像データをγ補正テーブルでｎ＋ｍビットに変換し、ｎ＋ｍビットのＤ／Ａコンバータを用いて表示する。 - 特許庁

In a decoding method, if a certain weighted block of n bits is the A type block, the weighted block of n bits is decoded as the (2N-1)st original block of m bits, and if otherwise, the weighted block of n bits is decoded as 2Nth original block of m bits.例文帳に追加

復号化方法において、あるnビットの加重ブロックがnビットのAタイプ加重ブロックであれば、nビットの加重ブロックはmビットの(2N−1)番目オリジナルブロックに複合化され、そうでなければnビットの加重ブロックはmビットの2N番目オリジナルブロックに複合化される。 - 特許庁

Code bits in size of mb bits read out from the memory 31 are turned into b pieces of symbols, which are mapped to 2^m pieces of signal points.例文帳に追加

メモリ３１から読み出されたmbビットの符号ビットは、b個のシンボルとされ、2^m個の信号点にマッピングされる。 - 特許庁

A lossless encoding part 2 encodes N-bit pixel data to M bits smaller than N bits.例文帳に追加

ロスレス符号化部２はＮビットの画素データをＮより小さいＭビットに符号化する。 - 特許庁

In the case of extending data 1 in m-bit into data 2 in n-bit (n>m), data in lower-order (n-m) bits of the data 2 are made equal to data in higher-order (n-m) bits of the data 1.例文帳に追加

ｍビットのデータ１をｎビット（ｎ＞ｍ）のデータ２に拡張する際に、データ２の下位ｎ−ｍビットのデータをデータ１の上位ｎ−ｍビットのデータと同じにする。 - 特許庁

The fault information is arranged in m-k bits of e0 to em-k-1, information bits are arranged in k bits of d0 to dk-1 and inspection bits are arranged in r bits of c0 to cr-1.例文帳に追加

ｅ０，・・，ｅｍ−ｋ−１のｍ−ｋビットに障害情報、ｄ０，・・，ｄｋ−１のｋビットに情報ビット、ｃ０，・・，ｃｒ−１のｒビットに検査ビットを配置する。 - 特許庁

Meanwhile, when N protected bits are inserted in every M unprotected bits and when a burst error continuing (M+1) or more bits is entered, a protected bit makes an error without fail.例文帳に追加

一方、非保護ビットＭ個毎に保護ビットＮ個を挿入すると、Ｍ＋１ビット以上連続したバースト誤りが入ると、保護ビットが必ず誤る。 - 特許庁

Namely, in the N-bit data, N/M bits are defined as valid data, remaining N-N/M bits are defined as invalid data and the N-bit data are transmitted M times, thereby transmitting valid data of N bits.例文帳に追加

つまり、ＮビットデータのうちのＮ/Ｍビットを有効データとし、残りのＮ-Ｎ/Ｍビットを無効データして、ＮビットデータをＭ回送信することで、Ｎビットの有効データを送信する。 - 特許庁

A counter part is divided into a counter part of lower M bits which operates by a high speed clock CK 1 and a counter part of upper "N-M" bits which operates by a low speed clock CK 2 obtained by performing 2^M division of the high speed clock CK1 and the respective counter parts of lower M bits and upper "N-M" bits are selectively operated.例文帳に追加

高速クロックＣＫ１で動作する下位Ｍビットのカウンタ部と高速クロックＣＫ１を２＾Ｍ分周した低速クロックＣＫ２で動作する上位“Ｎ−Ｍ”ビットのカウンタ部に分け、下位Ｍビットと上位“Ｎ−Ｍ”ビットの各カウンタ部を選択的に動作させる。 - 特許庁

The number N of bits to be used for correction to the number M of bits of the AD conversion of the converter 13 may be M>N.例文帳に追加

コンバータ１３のＡＤ変換のビット数Ｍに対して前記補正に使用されるビット数ＮがＭ＞Ｎであってもよい。 - 特許庁

To transfer data of m=2^n+k bits during one clock cycle.例文帳に追加

１クロックサイクル内にｍ＝２^ｎ＋ｋビットのデータ転送を行う。 - 特許庁

A scale factor (α) is obtained on the basis of a ratio of the maximum power to a soft decision maximum value (Bmax) expressed in M (M<;N) bits.例文帳に追加

最大電力値と、M(M<N)ビットで表現することが可能な軟判定最大値（Bmax）との比に基づいてスケール因子（α）を求める。 - 特許庁

To provide an alarm indication signal AIS detection circuit with a small circuit scale that detects an AIS when m-consecutive bits of an input signal are '1' and permits n-bit errors in the m-bits.例文帳に追加

入力信号がmビット連続して「1」であるときにAIS検出とし、かつmビット中nビットの誤りを許容するAIS検出回路において、回路規模の小さいAIS検出回路を提供する。 - 特許庁

m Bits out of the (m+e) bits of the each data output from the computing part 20 are stored in the RAM 11 or the RAM 12, and e bits are stored in the RAM 15.例文帳に追加

演算部２０が出力する各データの（ｍ＋ｅ）ビットのうち、ｍビットがＲＡＭ１１又はＲＡＭ１２に格納され、ｅビットがＲＡＭ１５に格納される。 - 特許庁

When dividing data into plural blocks, one block is made into variable length to M bits at a maximum, the first block is divided less than M bits and blocks after second one are divided into fixed length of M bits.例文帳に追加

送信すべきデータを複数のブロックに分割するときに、１ブロックを最大Ｍビットまでの可変長とし、最初の１ブロックめをＭビット以下、２ブロックめ以降をＭビット固定長とにブロック分割する。 - 特許庁

The line address circuit generates the line address of M (M: an integer of 2 or more) bits corresponding to n1 and outputs a line lead address of the M bits offset in response to a frame address of k bits being an offset value.例文帳に追加

ラインアドレス回路は、ｎ１に応じたＭ（Ｍは２以上の整数）ビットのラインアドレスを発生、オフセット値であるｋビットのフレームアドレスに応じてオフセットされたＭビットのラインリードアドレスを出力する。 - 特許庁

The scale factor is multiplied with the demodulation symbols, the value of demodulation symbols in excess of the soft decision maximum value is regarded as a soft decision maximum value and (N-M) bits among N bits of the demodulation symbols are rounded down to obtain an output symbol (y) in M bits.例文帳に追加

復調シンボルにスケール因子を乗算し、軟判定最大値を超える復調シンボルの値は軟判定最大値とみなし、復調シンボルのNビットのうちのN-Mビットを切り捨てることによって、Mビットの出力シンボル（y）を求める。 - 特許庁

A lossy encoding part 3 encodes N-bit pixel data to M bits.例文帳に追加

ロッシー符号化部３はＮビットの画素データをＭビットに符号化する。 - 特許庁

A transmission data control unit 10 transmits transmission data of N bits by M times of transmission (2≤M).例文帳に追加

送信データ制御部１０は、Ｎビットの送信データをＭ（但し、２≦Ｍ）回に分けて送信する。 - 特許庁

Each exponentiation residue calculating unit has a multiplication unit performing multiplication with the multiplying accuracy of 2m bits (m is a natural number and is fixed) and a division unit performing division with the dividing accuracy of 22.m bits.例文帳に追加

複数のべき乗剰余演算ユニットの各々は、乗算精度２^mビット（ｍは自然数で固定）で乗算を行う乗算ユニットと、除算精度２<SP>2・</SP><SP>m</SP>ビットで除算を行う除算ユニットとを有する。 - 特許庁

Next the bits of the (M-1)th parallel data stream are shifted by an amount of one memory element so as to occupy the memory elements connected to each other, and the mutually connected bits are written simultaneously in the (M-1)th resistor.例文帳に追加

次に、M-1番目の並列データストリームのビットが相互接続されたメモリ要素を占めるように、1メモリ要素分シフトされ、相互接続されたビットが同時にM-1番目のレジスタへ書込まれる。 - 特許庁

A bit selection part 4 selects bits from the N-bit digital base band signal 102 while limiting an effective bit range to a specific range (M bits, N>M).例文帳に追加

ビット選択部４は、Ｎビットのディジタルベースバンド信号１０２から有効ビット範囲を所定の範囲（Ｍビット、Ｎ＞Ｍ）に限定して選択する。 - 特許庁

A computing part 20 conducts butterfly computation using (m+e) bits of data as an input to output a computed result as (m+e) bits of data.例文帳に追加

演算部２０は、（ｍ＋ｅ）ビットのデータを入力とし、バタフライ演算を行って、演算結果を（ｍ＋ｅ）ビットのデータとして出力する。 - 特許庁

(2): The number of division of the division display periods Tr_m+1 corresponding to (m+1) bits is not more than the number of division of the display periods Tr_m corresponding to the m bits.例文帳に追加

（ｍ＋１）ビットに対応する表示期間Ｔｒ_m+1の分割数は、ｍビットに対応する表示期間Ｔｒ_mの分割数以下である。 - 特許庁

A small multiplying circuit 4 performs fixed point multiplication by inputting the lower m-n bits of the first m bit fixed point data and the upper m-n bits of the second m bit fixed point data, and outputs the lower m-n bits of the result as a multiplication result Q.例文帳に追加

小乗算回路４は、固定小数点乗算時に、第１のｍビット固定小数点データの下位ｍ−ｎビットおよび第２のｍビット固定小数点データの上位ｍ−ｎビットを入力として乗算を行い、その結果の下位ｍ−ｎビットを乗算結果Ｑとして出力する。 - 特許庁

Otherwise, (2N-M) to (X-1)th bits of the dividend are selected as high-order bits of the quotient (80).例文帳に追加

そうでなければ、被除数の（２Ｎ−Ｍ）から（Ｘ−１）番目のビットを商の上位ビットとして選択する（８０）。 - 特許庁

The hash functions of the present invention are square hash functions that square a sum of a key (a) and a data string (m), that is h(m)=(m+a)^2mod n, rather than using a multiplication (the number of bits of the data string is 2n).例文帳に追加

本発明のハッシュ関数は、乗算を使用するのではなくキーａとデータストリングｍの和を２乗する２乗ハッシュ関数h(m)=(m+a)^2 mod nである（データストリングのビット数は2n）。 - 特許庁

A signal processing section 14 outputs an addition returning signal in (n+m) bits.例文帳に追加

信号処理部１４は、（ｎ＋ｍ）ビットの足し戻し信号を出力する。 - 特許庁

Such a processing operation is executed, until all the bits of the dividend (A) are output; and if the dividend (A) is m bits, operation is halted at m clock.例文帳に追加

このような処理動作は、被除数Ａの全ビットが出力されるまで実行され、被除数Ａがｍビットであればｍクロックで動作を止める。 - 特許庁

Such a processing operation is executed, until all bits of the dividend (A) are output; and if the dividend (A) is m bits, operation is halted at m clock.例文帳に追加

このような処理動作は、被除数Ａの全ビットが出力されるまで実行され、被除数Ａがｍビットであればｍクロックで動作を止める。 - 特許庁

To generate encoded data having a fixed length of m×n bits or less in each block of m×n pixels from multi-value image data which express one pixel by a plurality of bits.例文帳に追加

１画素を複数ビットで表わす多値画像データから、ｍ×ｎ画素ブロック単位に、ｍ×ｎビット以下の固定長符号化データを生成する。 - 特許庁

An input flip-flop 10 sequentially holds word data D_WD including consecutive m bits in input data D_IN with (m×n) bits as a unit.例文帳に追加

入力フリップフロップ１０は、（ｍ×ｎ）ビットを単位とする入力データＤ_ＩＮのうち、連続するｍビットを含むワードデータＤ_ＷＤを順次保持する。 - 特許庁

The encoded data 14 have bit widths s and m-consecutive active bits (m is an integer that is equal to or larger than 2 and smaller than or equal to s-2) and non-active bits.例文帳に追加

エンコードデータ１４は、ｓビット幅であり、ｍ個（ただし、ｍは２以上、かつｓ−２以下の整数とする）の連続するアクティブビットと、非アクティブビットと、を有する。 - 特許庁

An m-bit (m: positive integer) partial product part 7 ANDs the LSB of the multiplier shift register 4 and the respective bits of an m-bit multiplicand.例文帳に追加

ｍビット（ｍは正の整数）の部分積部７は乗数シフトレジスタ４のＬＳＢとｍビットの被乗数の各ビットとを論理積する。 - 特許庁

The encoding module is used for selectively calculating a first color level based on both M higher bits and T lower bits of the first gray level, and then calculating a second color level and a third color level based on M higher bits of the first gray level.例文帳に追加

符号化モジュールは、第1のグレーレベルのMの高いビットおよびTの低いビットの両方に基づく第1のカラーレベルを選択的に計算し、それから第1のグレーレベルのMの高いビットに基づく第2のカラーレベル、さらに第3のカラーレベルを計算するために使用される。 - 特許庁

Brightness of each color of RGB is represented in a floating-point format of a mantissa part of 6 bits and an exponent part of log_2(24) bits (about 4,585 bits), and a range of m*2^n-m*2^n+23 can be represented in the exponent part of log_2(24) bits.例文帳に追加

ＲＧＢの各色の明度を、仮数部６ビット、指数部ｌｏｇ_２（２４）ビット（約４．５８５ビット）の浮動小数点形式で表現し、ｌｏｇ_２（２４）ビットの指数部では、ｍ＊２^ｎ〜ｍ＊２^ｎ＋２３の範囲を表現できるようにする。 - 特許庁

A bit modulating part 15 modulates a digital control signal DT11 of (m) bits outputted from a digital part into an intermediate digital signal DT21 of (n) bits (n<m) in which time sequentially average accuracy is substantially (m) bits.例文帳に追加

ビット変調部１５は、デジタル部から出力されるｍビットのデジタル制御信号ＤＴ１１を、ｎビット（ｎ＜ｍ）であって、時系列的な平均の精度が実質的にｍビットである中間デジタル信号ＤＴ２１に変調する。 - 特許庁

In executing soft decision decoding, on the basis of a trellis diagram, representing a 2^m state of m bits in a lower order of redundancy bits, arithmetic operation of branch metric or path metric is performed for each of 2^n states of upper n bits, thereby simplifying the calculation.例文帳に追加

軟判定復号する場合には、冗長ビットの下位ｍビットの２^m 状態を表すトレリス線図に基づいて上位ｎビットの２^n 個の状態毎にブランチメトリック及びパスメトリックの演算を行って、演算を簡略化する。 - 特許庁

The selector line selectively outputs all m-bits of the weight number setting resistor or the m-bits in which 0 is added by k-bits to the highest-order side of the (m-k) bits except the k-bit of the lowest-order to the weight control circuit 115 according to a clock selection signal S0 showing the change of clock frequency.例文帳に追加

セレクタ列はクロック周波数の変化を示すクロック選択信号Ｓ０により、ウエイト数設定レジスタの全ｍビットか最下位のｋビットを除く（ｍ−ｋ）ビットの最上位側に０をｋビット加えたｍビットかを選択してウエイト制御回路１１５へ出力する。 - 特許庁

A first encoded data of higher N bits and a second encoded data of lower N bits for a M-bit video signal are transmitted.例文帳に追加

Ｍビットの映像信号の上位Ｎビットの第１符号化データと、下位Ｎビットの第２符号化データを伝送する。 - 特許庁

A signal path is provided with a first entry for inputting the output of (n) bits from an ADC 19 and a second entry for inputting the expression of (k) bits showing a DC offset component correction value and on the condition of k=n+m, (m) is a number of bits expressing a value smaller than one LSB of n-bit expression.例文帳に追加

信号路は、ADC19のnビット出力を入力するための第1の入力と、DCオフセット成分補正値のkビット表現を入力するための第2の入力を有する合計ノード19Aを包含し、ここで、k＝n＋mであり、mは、前記nビット表現の最下位ビット（LSB）1個より小さい値を表すビット数である。 - 特許庁

When the number of bits of one pixel is denoted as p, the number of bits per memory access is denoted as m and a common multiple of p and m is denoted as c, after storing data for c/m in the main scanning direction in the buffer, the data is read from the buffer.例文帳に追加

１画素のビット数をｐ、メモリアクセス単位のビット数をｍ、ｐ及びｍの公倍数をｃとすると、バッファに主走査方向ｃ／ｍ分のデータを格納した後に、そのバッファより読み出す。 - 特許庁

High-ranking 6 bits of monochromatic half-tone 12 bits (from the bit 11 to the bit 6) shown in M of figure 1 are set as they are respectively to the high-ranking bits of R, G and B of the color 24 bits shown in C of the figure 1.例文帳に追加

図１のＭに示すモノクロハーフトーン１２ビットの上位６ビット（ビット１１からビット６）を、図１のＣに示すカラー２４ビットのＲ，Ｇ，Ｂそれぞれの上位ビットにそのままセットする。 - 特許庁