「memory chips」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A semiconductor memory device comprises plural memory chips, plural parameter store units, an error correction encoding unit, and a parameter processing unit.例文帳に追加

半導体記憶装置は、複数のメモリチップと、複数のパラメータ記憶部と、誤り訂正符号化部と、パラメータ処理部とを備える。 - 特許庁

To solve the trouble that memory chips for holding media form data are expensive and are often damaged by static electricity.例文帳に追加

媒体の形式データを保持するメモリチップは、高価で、かつ静電気で損傷することが多い。 - 特許庁

An address is multiplexed and inputted to the semiconductor memory chips in a plurality of cycles.例文帳に追加

上記複数の半導体メモリチップには、アドレスがマルチプレクスされ複数サイクルに分けて入力される。 - 特許庁

To improve error correction capability in a semiconductor storage device, having a large number of memory chips mounted thereon.例文帳に追加

多数のメモリチップを搭載した半導体記憶装置での誤り訂正能力を向上させる。 - 特許庁

Each of the penetration electrodes penetrates through all the memory chips and is connected to the processor chip.例文帳に追加

貫通電極の各々は前記メモリチップをすべて貫通し、前記プロセッサチップに接続される。 - 特許庁

Then, reordered compression data are written to corresponding semiconductor memory chips 23-1 to 23-256.例文帳に追加

そして、並び替えた圧縮データを対応する半導体メモリチップ２３−１〜２３−２５６に書き込む。 - 特許庁

The multi-chip package device includes first and second memory chips configured to share addresses and control signals.例文帳に追加

マルチチップパッケージデバイスは、制御信号及びアドレスを共有する第１及び第２メモリチップを含む。 - 特許庁

Data-system bonding pads of the data processor chip are connected to data-system bonding pads of the memory chips individually.例文帳に追加

データプロセッサチップのデータ系ボンディングパッドは個別にメモリチップのデータ系ボンディングパッドに接続される。 - 特許庁

The recording part comprises a plurality of memory chips capable of writing data by a predetermined writing capacity unit.例文帳に追加

記録部は、所定の書込み容量単位でデータを書き込み可能な複数のメモリチップを備える。 - 特許庁

The storage medium 18 is provided with a plurality of sets (N sets) of a pair of semiconductor memory chips A_1 and B_1.例文帳に追加

記憶媒体１８は、１対の半導体メモリチップＡ_1 、Ｂ_1 が複数組（Ｎ組）設けられている。 - 特許庁

To prevent additional chips and system complexity required for RAID at a memory controller level.例文帳に追加

メモリ・コントローラ・レベルのＲＡＩＤに必要とされる追加のチップおよびシステムの複雑化を防ぐ。 - 特許庁

In the nonvolatile semiconductor memory device including a plurality of memory chips, when data are copied among the plurality of memory chips, after the command of recognizing a read enable operation as a write enable operation is started in the memory chip of a copying destination, the read enable operation is executed.例文帳に追加

複数のメモリチップを有する不揮発性半導体記憶装置において、前記複数のメモリチップ間でデータのコピーを行うとき、コピー先のメモリチップにおいてリードイネーブル動作をライトイネーブル動作と認識させるコマンドを起動した後、前記リードイネーブル動作を行う。 - 特許庁

To prevent shortcircuiting between a power supply voltage and a ground voltage among a plurality of memory chips via an I/O terminal for outputting a busy signal indicating a busy state of the respective chips even when variation occurs among the memory chips for an initializing period.例文帳に追加

複数のメモリチップ間で初期化動作期間にばらつきが生じたとしても、それぞれのビジー状態を示すビジー信号を出力するI/O端子を介して複数のメモリチップ間で電源電圧と接地電圧との間がショートすることを防止する。 - 特許庁

The memory device 10 can be made to have a storage capacity desired by the user by changing the number of mounted memory chips 27 to be mounted on the mounting parts 22 and mounting memory chips 27 of various storage capacities on the mounting parts 22.例文帳に追加

メモリ装置１０は、装着部２２に装着されるメモリチップ２７の装着枚数を変え、また、様々な記憶容量のメモリチップ２７を装着部２２に装着するようにすることで、利用者が所望する記憶容量になる。 - 特許庁

To provide a stacked MCP where chips are superposed by a method wherein various memory chips are mounted on the same package even if the chips are different from each other in size and the positions of bonding pads are different.例文帳に追加

多様な複数のメモリを同一パッケージに搭載できるようにし、それぞれのチップの大きさや、ボンディングパッドの位置が異なっていた場合においても、チップを重ね合わせたスタックＭＣＰを提供する。 - 特許庁

The heat sink 10 is attached to a memory module substrate 30 on which a plurality of semiconductor chips 32 are mounted and radiates heat generated from the semiconductor chips 32.例文帳に追加

ヒートシンク１０は、複数の半導体チップ３２が実装されるメモリモジュール基板３０に取り付けられ、半導体チップ３２から発生する熱を放出する。 - 特許庁

To provide an inexpensive semiconductor memory in which memory capacity can be expanded double using two same semiconductor memory chips without changing design of a circuit.例文帳に追加

回路の設計変更を行うことなく、同一の半導体メモリチップを２つ用いてメモリ容量を２倍に拡張できる低コストな半導体メモリ装置を提供する。 - 特許庁

This intelligent type multifunctional compound memory is provided with a volatile memory, a non-volatile memory, and a data conversion circuit and packaged in a single chip or multi-chips.例文帳に追加

本発明に係わるう知能型多機能複合式メモリは、揮発性メモリと、非揮発性メモリとデータ変換回路とを備え、シングル・チップまたはマルチ・チップにパッケージされる。 - 特許庁

To provide a semiconductor memory which permits simultaneous tests of a plurality of memory chips without increasing the number of pins of a test device, and a semiconductor wafer forming the semiconductor memory.例文帳に追加

テスト装置のピン数を増加させずに、同時に多くの数をテスト可能な半導体記憶装置および半導体記憶装置を形成した半導体ウェハを提供する。 - 特許庁

The backsides of two memory chips, each memory-accessed in units of 2 bits, are superposed one over another to form an assembly in a laminated structure to enable memory-access in units of 4 bits.例文帳に追加

２ビット単位でメモリアクセスが行われる２つのメモリチップの裏面を重ね合わせて積層構造に組み立てて４ビット単位でのメモリアクセスを行うようにする。 - 特許庁

The memory controller can selectively instruct a simultaneous writing operation or interleave writing operation to the plurality of memory banks of the nonvolatile memory chips.例文帳に追加

前記メモリコントローラは前記不揮発性メモリチップの複数のメモリバンクに対する同時書き込み動作又はインタリーブ書き込み動作を選択的に指示することが可能である。 - 特許庁

A microprocessor 1 with a built-in mask ROM(read only memory) and a flash memory 4 are composed of individual chips and both of the microprocessor 1 and the memory 4 are connected oppositely via bumped electrodes 5.例文帳に追加

マスクＲＯＭ内蔵マイコン１とフラッシュメモリ４が別々のチップで構成され、両者はバンプ電極５を介して対面するように接続されている。 - 特許庁

To secure the interchangeability of a semiconductor memory composed of a plurality of core chips and an interface chip with a conventional semiconductor memory.例文帳に追加

複数のコアチップとインターフェースチップからなる半導体記憶装置において、従来の半導体記憶装置との互換性を確保する。 - 特許庁

A plurality of memory chips 1-1 to 1-N (N is an integer 2 or larger) are structured as a memory module 1 using a printed circuit board.例文帳に追加

複数のメモリチップ１−１乃至１−Ｎ（Ｎは２以上の整数）をプリント基板を用いてひとつのメモリモジュール１として構成する。 - 特許庁

To provide a semiconductor memory device composed of multiple core chips and an interface chip, which can ensure compatibility with a conventional semiconductor memory device.例文帳に追加

複数のコアチップとインターフェースチップからなる半導体記憶装置において、従来の半導体記憶装置との互換性を確保する。 - 特許庁

To reduce package size furthermore in an MCP semiconductor memory device where a stacked memory chip consisting of a plurality of stacked memory chips and a memory control chip are juxtaposed on a substrate.例文帳に追加

積層された複数のメモリチップからなる積層メモリチップとメモリコントロールチップとを基板上に並置した構成のＭＣＰ型半導体メモリ装置において、パッケージサイズの更なる小面積化を実現する。 - 特許庁

To provide a semiconductor memory device having a plurality of semiconductor memory chips and capable of improving reliability by dealing with a failure of a semiconductor memory chip while dealing with variation in the capacity of a usable memory area in each semiconductor memory chip, and avoiding an increase in the number of writes to the semiconductor memory chips.例文帳に追加

複数の半導体記憶チップを備える半導体記憶装置において、各半導体記憶チップにおける使用可能な記憶領域の容量のばらつきに対応しながら、半導体記憶チップへの書き込み回数が増大するのを抑制しつつ、半導体記憶チップの故障に対応して信頼性を向上可能な半導体記憶装置を提供する。 - 特許庁

The memory controller converts a controller output signal outputted by the controller to a memory input signal which can be received by the memory chips corresponding to the operation specification of a memory chip to be operated, and outputs it to the memory chip through a common bus.例文帳に追加

メモリコントローラは、コントローラが出力するコントローラ出力信号を、動作させるメモリチップの動作仕様に応じて、メモリチップが受信可能なメモリ入力信号に変換し、共通バスを介してメモリチップに出力する。 - 特許庁

If an error detection part 8 decides that a memory chip 14 has failed, a data allocation part 12 makes normal memory chips other than the faculty memory chip specified by the error detection part 8 hold individual data in a data write mode and reads the data out of the normal memory chips in a data read mode.例文帳に追加

エラー検出部８がメモリチップ１４は故障していると判定したとき、データ割付部１２は、データ書き込み時には、エラー検出部８が特定した故障メモリチップ以外の正常メモリチップに各データを保持させ、データ読み出し時には、正常メモリチップから各データを読み出す。 - 特許庁

To prevent the short-circuit between a power source voltage and a ground voltage among a plurality of memory chips via an I/O terminal outputting a busy signal indicating a busy state of the respective chips even if variation occurs among the memory chips for an initializing operation period.例文帳に追加

複数のメモリチップ間で初期化動作期間にばらつきが生じたとしても、それぞれのビジー状態を示すビジー信号を出力するＩ／Ｏ端子を介して複数のメモリチップ間で電源電圧と接地電圧との間がショートすることを防止する。 - 特許庁

The flash memory system includes a plurality of control units which independently control a plurality of channel units each including at least two flash memory chips, wherein a control unit of each channel programs page data in connected flash memory chips by an interleave system.例文帳に追加

それぞれが少なくとも２個のフラッシュメモリチップを具備する複数個のチャンネル部を独立的に制御する複数個の制御部を備え、各チャンネル部の制御部は、連結されたフラッシュメモリチップにページデータをインターリーブ方式でプログラムするフラッシュメモリシステムである。 - 特許庁

To improve the product life of a semiconductor storage device provided with a plurality of nonvolatile memory chips.例文帳に追加

複数の不揮発性メモリチップを搭載した半導体記憶装置の製品寿命を向上させる。 - 特許庁

Memory chips 1-1, 1-2,..., 1-n incorporate voltage conversion sections 5-1, 5-2,..., 5-n respectively.例文帳に追加

メモリチップ１−１，１−２，・・・，１−ｎは、それぞれ電圧変換部５−１，５−２，・・・，５−ｎを内蔵している。 - 特許庁

This memory module is used for mounting memory chips on its front surface and its back surface, and provided with a first register pair and a second register pair.例文帳に追加

表面及び裏面にそれぞれメモリチップ装着するメモリモジュールにおいて、第１レジスター対及び第２レジスター対を備えるメモリモジュールである。 - 特許庁

The data-system bonding pads that the memory chips connected by data-system wiring lines correspond to are so arrayed that the memory chips are alternately different from an array of the plurality of data-system bonding pads of the data processor chip.例文帳に追加

データプロセッサチップの複数のデータ系ボンディングパッドの配列に対してデータ系配線で接続されるメモリチップの対応するデータ系ボンディングパッドの配列は順次メモリチップが交互に相違する配列とされる。 - 特許庁

The semiconductor device includes a plurality of memory chips, and an I/F chip that receives read data output from the memory chips to an internal data bus and outputs the read data to an external data bus.例文帳に追加

本発明の半導体装置は、複数のメモリチップと、前記複数のメモリチップから内部データバスに出力されたリードデータを入力し、入力されたリードデータを外部データバスに出力するＩ／Ｆチップと、を有する。 - 特許庁

The 1st memory chips 10a-10d have memory cells being a storing means to store data but do not have redundant memory cells being a redundant storing means to relieve error bits in the memory cells.例文帳に追加

第１のメモリチップ１０ａ〜第１のメモリチップ１０ｄは、データを記憶するための記憶手段であるメモリセルを有するが、メモリセルのエラービットを救済するための冗長記憶手段である冗長メモリセルを有していない。 - 特許庁

The three memory chips M2 to M4 stacked on the memory chip M1 are disposed so that their short sides on the side in which the pads 6 are formed are located at the front end portion of the memory card 1A.例文帳に追加

メモリチップＭ１上に積層された３枚のメモリチップＭ２〜Ｍ４は、パッド６が形成されている側の短辺がメモリカード１Ａの先端部に位置するように配置されている。 - 特許庁

As a defective memory cell MC can be replaced by the spare memory cell SMC, yield is improved, and as a plurality of memory chips 2-4 are tested in parallel, a test time may be short.例文帳に追加

パッケージング後でも不良メモリセルＭＣをスペアメモリセルＳＭＣで置換できるので歩留りが向上し、複数のメモリチップ２〜４を並列にテストするのでテスト時間が短くて済む。 - 特許庁

A memory controller 2 detects respective ID of each memory chip by an ID detecting circuit 2a, and distinguishes each of the memory chips 1a-1d on the basis of the detected ID and controls it.例文帳に追加

メモリコントローラ２は、ＩＤ探知回路２ａによって各メモリチップのそれぞれのＩＤを探知し、探知したＩＤに基づいてメモリチップ１ａ〜１ｄのそれぞれを区別して制御する。 - 特許庁

To provide a semiconductor memory card capable of easily increasing a memory capacity by discriminately mounting a plurality of semiconductor memory chips and a controller chip on both surfaces of a substrate.例文帳に追加

基板の両面に複数の半導体メモリチップとコントローラチップを分けて実装することにより、メモリ容量の増大を容易に実現することができる半導体メモリカードを提供する。 - 特許庁

In addition, by giving to the dummy transistor a signal from a dummy cell with the same structure as that of a memory cell of a memory unit, variations in a characteristic which occur between chips of a memory element, between wafers and between lots are offset.例文帳に追加

またダミートランジスタにはメモリユニットのメモリセルと同構造のダミーセルから信号を与えることで、メモリ素子のチップ間、ウェファー間、ロット間で生じる特性ばらつきも相殺する。 - 特許庁

This semiconductor system has a plurality of semiconductor memory chips 11-1, 11-2 to 11-n designated to the positions of different actual memory spaces TA, TB, TC, TD in a virtual memory space VA.例文帳に追加

半導体システムは、仮想メモリ空間ＶＡ中の互いに異なる実メモリ空間ＴＡ，ＴＢ，ＴＣ，ＴＤの位置に指定された複数の半導体メモリチップ１１−１，１１−２，…，１１−ｎを備えている。 - 特許庁

To allow even anomalies in a semiconductor memory storage device due to failures in semiconductor memory chips to be solved without replacement of a memory unit.例文帳に追加

半導体メモリチップの故障等により、半導体メモリ蓄積装置に異常が発生した場合でも、メモリユニットを交換せずに、半導体メモリ蓄積装置の異常を解消できるようにする。 - 特許庁

A semiconductor memory device includes multiple core chips CC0 to CC7 to which chip identification information LID different from each other is assigned and an interface chip IF for controlling the core chips CC0 to CC7.例文帳に追加

互いに異なるチップ識別情報ＬＩＤが割り当てられた複数のコアチップＣＣ０〜ＣＣ７と、コアチップＣＣ０〜ＣＣ７を制御するインターフェースチップＩＦとを備える。 - 特許庁