「memory trace」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

An inhibiting circuit 26 activates a trace inhibition signal SS while predicting that a trace memory has no free space and when the trace inhibition signal SS is active, a selecting circuit 23A stores only an instruction code or branch instruction code within a set address range and its address in the trace memory 22 according to the setting of an inhibition setting flag 27.例文帳に追加

抑制回路２６は、トレースメモリの空きが無くなるのを予測してトレース抑制信号ＳＳをアクティブにし、選別回路２３Ａは、トレース抑制信号ＳＳがアクティブのとき、抑制モード設定フラグ２７の設定に応じて、設定アドレス範囲の命令コード又は分岐命令コードとそのアドレスのみトレースメモリ２２に格納させる。 - 特許庁

Path decisions relating to the ACS stage and the next ACS stage are accumulated as a set during ACS processing before being written to the trace back memory, and thus, an access to the trace back memory is minimized.例文帳に追加

ＡＣＳステージと次のＡＣＳステージとに関連した経路判断は、トレースバック・メモリに書き込む前にＡＣＳ処理中に１組として累積され、これにより、トレースバック・メモリへのアクセスを最小限にする。 - 特許庁

Meanwhile, the trace memory part 42 regularly monitors a trace memory 43 for free space, and gives, before the free space is used up, an instruction to a debug module control part 41 to stop the operation of a processor core 20.例文帳に追加

一方、トレースメモリ制御部４２は、トレースメモリ４３の空き領域を常に監視し、空き領域がなくなる前に、デバッグモジュール制御部４１に、プロセッサコア２０の動作を停止させるための指示を出す。 - 特許庁

In this trace circuit 1 to output trace data of a CPU, a FIFO memory 20 as a memory for output adjustment to adjust timing of output of the trace data and a developing device 11 to convert access data of the CPU into bit width for one word of the FIFO memory and to generate the bit pattern data for test to be used for the test of the FIFO memory are provided.例文帳に追加

ＣＰＵのトレースデータを出力するトレース回路１において、トレースデータの出力のタイミングを調整する出力調整用メモリであるＦＩＦＯメモリ２０と、ＣＰＵのアクセスデータをＦＩＦＯメモリの１ワード分のビット幅に変換し、ＦＩＦＯメモリの試験に用いる試験用ビットパターンデータを生成する展開器１１とを有する。 - 特許庁

If access to the inspection object memory area occurs, the MMU 3 generates an access exception, and a trace processing part 10 records collected trace information to the trace data area 12 corresponding to the inspection object memory area where the access exception is generated.例文帳に追加

検査対象メモリ領域に対するアクセスが発生すると，ＭＭＵ３によりアクセス例外が発生し，トレース処理部１０において，アクセス例外が発生した検査対象メモリ領域に対応するトレースデータ域１２に，採取したトレース情報を記録する。 - 特許庁

To reduce a possibility of causing deficiency of useful trace data in a failure analysis in storing the trace data in a nonvolatile memory when a failure occurs with respect to a method and device for storing the trace data.例文帳に追加

トレースデータの保存方法及び装置に関し、障害発生時等にトレースデータを不揮発メモリに保存する際に、障害解析等における有用なトレースデータの欠損が発生する可能性を減少させる。 - 特許庁

The trace control circuit holds in a trace memory 9 the state in the microcomputer specified with the decoding result of the trace information acquisition instruction in timing specified with the decoding result of the mentioned instruction as well.例文帳に追加

デバッグ制御回路は、トレース情報取得命令の解読結果によって指定されたマイクロコンピュータ内部の状態を同じく前記命令の解読結果によって指定されたタイミングでトレースメモリ（９）に保持させる。 - 特許庁

Different memory addresses that are mapped to the trace output device 8 are associated with different priority levels.例文帳に追加

トレース出力デバイス８にマップされた異なるメモリアドレスは、異なる優先度レベルに関連付けられる。 - 特許庁

The trace system is provided with a memory-mapped FIFO 202 capable of being accessed without affecting processor performance.例文帳に追加

トレースシステムは、メモリマップされ、プロセッサ性能に影響を及ぼすことなくアクセス可能なＦＩＦＯ２０２を含む。 - 特許庁

The debugging device includes an instruction execution section (32), a register (24), a trace memory (22), and a bus control section (38).例文帳に追加

デバッグ装置は、命令実行部（３２）と、レジスタ（２４）と、トレースメモリ（２２）と、バス制御部（３８）とを具備する。 - 特許庁

I've been trying to determine whether trace memory and human consciousness exist after the subject has transformed, but I had no baseline to work off of till now.例文帳に追加

人間の意識が 残ってるか知りたい これまで対象となる 被験者が得られなかった - 映画・海外ドラマ英語字幕翻訳辞書

Data newly written in a main memory 22 according to execution of the instruction in the target CPU 21 are acquired from information of the data access history recorded in the trace memory device 4 based on the instruction execution history information stored in the trace memory device 4.例文帳に追加

ターゲットＣＰＵ２１での命令の実行に伴ってメインメモリ２２に新たに書き込まれたデータを、トレースメモリ装置４に記録された命令実行履歴の情報に基づいて、トレースメモリ装置４に記録されたデータアクセス履歴の情報から取得する。 - 特許庁

Depending on the ID information 16 recorded in a trace memory 11 in order of processing, a trace analysis is made according to setting information in a database corresponding to each piece of the ID information.例文帳に追加

処理の順でトレースメモリ１１に記録されるＩＤ情報１６に基づき、各ＩＤ情報に対応するデータベースの設定情報によりトレース解析を行う。 - 特許庁

This prediction is carried out by calculating the free capacity of the trace memory 22, and previously measuring the rate of data transfer to the trace memory 22 or the execution frequency of an instruction code within the set address range.例文帳に追加

この予測は、トレースメモリ２２の空き容量を算出し、トレースメモリ２２へのデータ転送レートを予め測定しておき、又は、設定アドレス範囲の命令コードの実行頻度を予め測定しておくことにより行う。 - 特許庁

A programmable logic controller(PLC) 10 and a data trace device 20 include a PLC execution part 100 and a data trace part 200, and the PLC execution part 100 is provided with a CPU 110; a PLC data memory 120; and a PLC program memory 130.例文帳に追加

ＰＬＣ１０及びデータトレース装置２０は、ＰＬＣ実行部１００及びデータトレース部２００を含み、ＰＬＣ実行部１００はＣＰＵ１１０と、ＰＬＣデータメモリ１２０と、ＰＬＣプログラムメモリ１３０と、を有している。 - 特許庁

Thus, when the USB memory storing the batch file storing the key operation trace command is connected, the write start of the key operation trace data is automatically instructed, and every time one of keys is operated by a user thereafter, the key operation trace data is written to the USB memory (S4-S6).例文帳に追加

これにより、キー操作トレースコマンドが格納されたバッチファイルが記憶されたＵＳＢメモリが接続されると、自動的にキー操作トレースデータの書き込み開始が指示されて、それ以降に、いずれかのキーがユーザにより操作される度に、キー操作トレースデータがＵＳＢメモリに書き込まれる（Ｓ４乃至Ｓ６）。 - 特許庁

A trace information storage functioning part 20 provided in a execution program main body 10 sequentially stores execution history and its processing state as trace information in a trace information storage area 41 in an internal memory 40 while a program is carried out.例文帳に追加

実行プログラム本体１０に設けられたトレース情報蓄積機能部２０は、プログラム実行中に、実行履歴とその処理状態をトレース情報として逐次、内部メモリ４０内のトレース情報格納領域４１に格納する。 - 特許庁

The trace controller, when a data processor for emulation (2) detects data access started by executing an instruction during trace control, implements control to store data by the data access in trace memory (5) with the instruction address.例文帳に追加

トレース制御部は、トレース制御中、エミュレーション用データプロセッサ（２）が命令を実行することによって起動されたデータアクセスを検出したとき、命令のアドレスと共に前記データアクセスによるデータをトレースメモリ（５）に格納するように制御する。 - 特許庁

To record access from an unspecified person as a trace in an optical memory of a nano scale lower than a diffraction limit.例文帳に追加

回折限界以下のナノスケールの光メモリにおいて、このような不特定人からのアクセスを痕跡として残す。 - 特許庁

To efficiently perform each of on-chip debug, real time trace and memory emulation using a JTAG port.例文帳に追加

ＪＴＡＧポートを使ったオンチップデバッグとリアルタイムトレースとメモリエミュレーションのそれぞれを効率よく行えるようにする。 - 特許庁

A trace control block 170 is provided and traces a needed access history from a memory access block to a specific region of a memory according to the setting from a microcomputer 110.例文帳に追加

トレース制御ブロック１７０を設け、マイクロコンピュータ１１０からの設定により必要なメモリアクセスブロックからのアクセス履歴をメモリの特定領域にトレースする。 - 特許庁

This memory module is provided with a write control part 201, a read control part 202, a trace control part 203, a sector 204, a memory module, and an operation mode setting part 207.例文帳に追加

本発明のメモリモジュールは、ライト制御部と、リード制御部と、トレース制御部と、セレクタと、メモリモジュールと、動作モード設定部とを備えて構成される。 - 特許庁

The trace memory 12 is composed so as to also store an address for replacement control corresponding to a replacement object on an instruction code or data in the external memory.例文帳に追加

トレースメモリ１２は、外部メモリにおける命令コードまたはデータ上における置換対象に対応した置換制御用アドレスも格納するように構成される。 - 特許庁

A shared memory 5 for trace data and a shared memory 6 for event data store the logging target output data provided from the TCP/IP data acquisition process.例文帳に追加

トレースデータ用共有メモリ５及びイベントデータ用共有メモリ６はＴＣＰ／ＩＰデータ取得プロセス２から供されたロギング対象出力データを格納する。 - 特許庁

When an abnormal end detecting part 5 detects the abnormal end of the AP program 6, on the other hand, a trace information reading part 3 extracts the trace information stored in a shared memory 21.例文帳に追加

一方、異常終了検出部５がＡＰプログラム６の異常終了を検出すると、トレース情報読み出し部３は、共有メモリ２１に記憶されているトレース情報を抽出する。 - 特許庁

The cash filter directory 84 comprises a local presence vector 86 for storing the trace of the lines or blocks of a local main memory copied to the cash memory of the module 50, and an extension 88 for storing the trace of the coordinate of the lines and blocks of the memory copied from a local module 50 to the external modules 51, 52, and 53.例文帳に追加

キャッシュフィルタディレクトリ８４は、モジュール５０のキャッシュメモリにコピーされるローカルメインメモリの行またはブロックのトレースを保存するローカルプレゼンスベクトル８６と、ローカルモジュール５０から外部モジュール５１、５２、５３にコピーされるメモリの行またはブロックの座標のトレースを保存するエクステンション８８を含む。 - 特許庁

In a case that the past pressure value is converted to a constant pressure gradient program on the basis of a trace by a data processor 13, the pressure value trace file stored in a pressure trace memory part 13a is selected to be displayed on a display and a pressure value is set.例文帳に追加

データ処理装置１３により過去の圧力値をトレースに基づいて定圧グラジエントプログラムに変換する場合は、圧力トレース記憶部１３ａに記憶された圧力値トレースファイルが選択されディスプレイに表示され、圧力値が設定される。 - 特許庁

According to this, the access signal from a CPU 011 to the high-speed memory 020 is output out of the control LSI 0101 via the high-speed memory bus 017→the bus trace signal switching part 015→the low-speed memory bus 018, and the access state to the high-speed memory 020 can be thus observed on the low-speed memory side.例文帳に追加

これによりＣＰＵ(011)から高速メモリ(020)へのアクセス信号が、高速メモリバス(017)→バストレース信号切替部(015)→低速メモリバス(018)経由で制御ＬＳＩ(010)の外部へ出力され、高速メモリ(020)へのアクセス状態を低速メモリ側で観測することが可能となる。 - 特許庁

To provide a memory network device capable of providing a communication trace function without requiring a huge hardware amount.例文帳に追加

膨大なハードウェア量を費やすことなく、通信トレース機能を実現することが可能なメモリネットワーク装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit capable of transmitting debug information outside without increasing a capacity of trace memory.例文帳に追加

トレースメモリを増大させることなく、デバッグ情報を外部に伝えることができる半導体集積回路を提供する。 - 特許庁

The selector 204 selects whether the storage of data in the memory module should be operated from the write control part 201 or the trace control part 203.例文帳に追加

セレクタは、メモリモジュールヘのデータの記憶をライト制御部から行うかトレース制御部から行うかを選択する。 - 特許庁

Then, the data stored in the first memory and the second memory are added as trace information data to image data included in the printing data, and an image is formed on a paper.例文帳に追加

そして、印字データに含まれる画像データに、第１メモリと第２メモリに記憶されたデータを追跡情報データとして追加し、用紙上に画像を形成する。 - 特許庁

This task trace method of a computer device is equipped with a processor having an operating system for executing an application program by a multi-task system and executing task trace processing in response to a debug interruption request, and having a debug register, and with a memory having a trace buffer.例文帳に追加

アプリケーションプログラムをマルチタスク方式で実行し、デバッグ割り込み要求に応答してタスクトレース処理を実行するオペレーティングシステムを有し、かつ、デバッグレジスタを有するプロセッサと、トレースバッファを有するメモリとを備えるコンピュータ装置のタスクトレース方法である。 - 特許庁

To recognize the processing sequence of the function ID of a source program or tasks to managed by an OS by suppressing the complication of a circuit attributable to a trace condition setting circuit or an increase in the physical scale of a trace memory.例文帳に追加

トレース条件設定回路による回路の複雑化やトレースメモリの物理的規模の拡大を抑えてソースプログラムの関数ＩＤ又はＯＳによって管理されるタスクの処理順序を把握すること。 - 特許庁

Next, the absolute address is generated from the upper address and the lower address, and the absolute address data are outputted and stored in a trace memory.例文帳に追加

次に上位アドレスと下位アドレスから絶対アドレスを生成し、その絶対アドレスデータを出力してトレースメモリに格納する。 - 特許庁

To provide an image forming cartridge that effectively prevents electrostatic memory and a mechanical trace from being left on a photoreceptor.例文帳に追加

感光体に静電メモリーや機械的な痕跡が残るのを有効に防止することができる画像形成カートリッジを提供する。 - 特許庁

To provide an information processor which has versatility and can perform access control to a trace memory.例文帳に追加

汎用性があり、トレースメモリに対するアクセス制御を行うことが可能な情報処理装置を提供することを目的とする。 - 特許庁

In the case of interruption/indirect branching instruction, a code showing that instruction and branch destination and branch source addresses are written in the trace memory 12.例文帳に追加

割込み・間接分岐命令の場合には、その命令を示す符号と分岐先及び分岐元アドレスをトレースメモリ１２に書込む。 - 特許庁

The trace back control circuit has the memory for recording data being divided into a plurality of memory regions, and a sampling control circuit for successively recording data into each memory region at a specific sampling period.例文帳に追加

本発明は、複数のメモリ領域に分割されたデータ記録用メモリと、各メモリ領域にデータを所定のサンプリング周期で順次記録するサンプリング制御回路とを備えたトレースバック制御回路に関する。 - 特許庁

To provide a semiconductor device where, comprising a copper wiring, a trace amount of diffusion of a copper atom into a memory housing region is surely prevented.例文帳に追加

銅配線を備え、メモリ収納領域への銅原子の微量の拡散を確実に防止できる半導体装置を提供する。 - 特許庁

The blocks 17-20 are connected to permit a trace back result to be a point for starting the tracing-back of the succeeding path memory blocks 17-20 at tracing-back.例文帳に追加

パスメモリブロックはトレースバック時にトレースバックの結果が次のパスメモリブロックのトレースバックの開始の始点になるように接続されている。 - 特許庁

To provide a decoding apparatus with high efficiency in memory access in trace back of Viterbi decoding and capable of executing decoding at high speed.例文帳に追加

ビタビ復号処理のトレースバックにおいてメモリアクセスの効率が高く、高速に復号化処理を実行できる復号化装置を提供する。 - 特許庁

To enable suppression of the size of memory which stores path selection information used in trace-back processes, and the latency accompanying decoding.例文帳に追加

トレースバック処理に用いるパス選択情報を格納するメモリのサイズと、復号に伴うレイテンシを抑えることができるようにする。 - 特許庁

When a condition branching instruction is executed, a code corresponding to the executed result of that condition branching instruction is written in a trace memory 12.例文帳に追加

条件分岐命令が実行されたときに、その条件分岐命令の実行結果に応じた符号をトレースメモリ１２に書込む。 - 特許庁

To provide a development support device solving a basic problem wherein timestamp information is restricted by bit width of a memory storing the timestamp information, and a problem of restriction from trace memory capacity.例文帳に追加

タイムスタンプ情報が格納されるメモリのビット幅で制約されるという基本的な問題及びトレースメモリ容量からの制約の問題を解決する開発支援装置の提供。 - 特許庁