「memory trace」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A trace processing part 23 in the simulator part 21 sequentially reads in the execution trigger data to discriminate each execution trigger, and upon each execution trigger, reads out the memory state of a pseudo memory 22 and the programmable display 11 and outputs it as a sequential trace result, which is sent to a data collection execution part 25.例文帳に追加

シミュレータ部２１内のトレース処理部２３は、各実行契機データを順次読み込みながら各実行契機を判別し、各実行契機毎に、擬似メモリ２２及びプログラマブル表示器１１のメモリ状態を読み出して順次トレース結果として出力し、データ収集実行部２５に送信する。 - 特許庁

The trace information processor recording trace information from the computer device in the memory through a USB (universal serial bus) receives transfer data on trace information delivered by instructions from an application in the computer device, through a USB control part, analyzes a header part of the transfer data to generate a corresponding command, and carries out writing/reading of trace information to/from the memory according to the command.例文帳に追加

本発明は、ＵＳＢを介してコンピュータ装置からのトレース情報をメモリに記録するトレース情報処理装置であって、コンピュータ装置におけるアプリケーションからの指示によって送出されたトレース情報に関する転送データをＵＳＢ制御部を経由して受信し、転送データのヘッダ部分を解析して対応するコマンドを生成し、コマンドにしたがってメモリへのトレース情報の書込み／読出しを実行することを特徴とする。 - 特許庁

The trace-back processing is performed by calculating pathmetric values from the information held in the path memory unit 34 and selecting a path having a minimum pathmetric value.例文帳に追加

トレースバック処理は、パスメモリ部３４に保持された情報からパスメトリック値を算出し、パスメトリック値が最小となるパスを選択して行う。 - 特許庁

Besides, the clock of a CPU is counted and for each fixed step signal, a code showing the fixed step signal and an execution address are written in the trace memory 12.例文帳に追加

又ＣＰＵのクロックを計数して一定のステップ信号毎に一定ステップ信号を示す符号と実行アドレスをトレースメモリ１２に書込む。 - 特許庁

To provide a trace memory for storing internal bus access information for housing internal bus access information without increasing a chip area in a processor.例文帳に追加

チップ面積を増大させることなく内部バスアクセス情報を格納する内部バスアクセス情報格納用トレースメモリをプロセッサ内に設ける。 - 特許庁

When a CPU part 6 is not congested, the MAC frame collected from the buffer 4 is written into a dual memory as trace information.例文帳に追加

ＣＰＵ部６が輻輳していない場合には、バッファ４より収集したＭＡＣフレームはトレース情報としてデュアルメモリ９に書き込まれる。 - 特許庁

The memory access analysis device 10 includes: a memory access trace information acquisition part 104a acquiring memory access trace information including a memory access address to be accessed; a cache capacity index acquisition part 104b acquiring a cache capacity index indicating cache capacity necessary for a cache hit at every memory access; and an output part 108 outputting the cache capacity index acquired by the cache capacity index acquisition part 104b.例文帳に追加

メモリアクセス解析装置１０は、メモリアクセスの対象となったメモリアクセスアドレスを含むメモリアクセストレース情報を取得するメモリアクセストレース情報取得部１０４ａと、メモリアクセス毎に、キャッシュヒットに必要なキャッシュ容量を示すキャッシュ容量指標を取得するキャッシュ容量指標取得部１０４ｂと、キャッシュ容量指標取得部１０４ｂによって取得されたキャッシュ容量指標を出力する出力部１０８と、を備えている。 - 特許庁

The marked memory objects are merged with a global mark stack and memory object references in the non-local mark stack are merged with a "trace object" portion of the global mark queue for re-checking using a garbage collection.例文帳に追加

ガーベッジコレクションを使用して再チェックするために、マークを付けられたメモリオブジェクトはグローバルマークスタックとマージされ、非ローカルマークスタック内のメモリオブジェクト参照はグローバルマークキューの「追跡対象」部分とマージされる。 - 特許庁

To provide a high-availability function and an improved disconnection together with a memory configuration for minimizing the capacitive load of board trace while suppressing the influence of capacitive load by a memory device at a minimum.例文帳に追加

メモリデバイスによる容量性負荷の影響を最小限に抑えつつボードトレースによる容量性負荷を最小にするメモリ構成、及び高稼働率機能と改善された分離を提供すること。 - 特許庁

The operation of the processor core 20 is temporarily stopped in this way when the function modules (1)31 and (2)32 are in the idle state, and the operation of the processor core 20 is restarted after trace information stored in the trace memory 43 is fetched.例文帳に追加

このように、ファンクションモジュール（１）３１，（２）３２がアイドル状態の時に、プロセッサコア２０の動作を一時的に停止させ、トレースメモリ４３内に格納されているトレース情報を取り出した後に、プロセッサコア２０の動作を再開させる。 - 特許庁

To provide a semiconductor device with a trace function capable of efficiently debugging whether or not a program is normally run even when the storage capacity of a trace memory is comparatively small and its processor development support device.例文帳に追加

トレ−スメモリの記憶容量が比較的小さい場合でも、プログラムが正常に走行できているかを効率的にデバッグできるトレース機能をもつ半導体装置及びそのプロセッサ開発支援装置を提供することを目的とする。 - 特許庁

A controller 20 issues instruction for collecting trace by an instruction from a host 10 or a service processor 30 and temporarily holds trace data in the cache memory 23 or stores it in the designated storage device 50 as permanent data, until trace data are absorbed from the host 10 or PC.例文帳に追加

制御装置２０は、ホスト１０あるいはサービスプロセッサ３０からの指示により、トレース採取の指示を発行し、ホスト１０あるいはＰＣからトレースデータを吸い上げるまではトレースデータを一時的にキャッシュメモリ２３に保持するか、あるいは、恒久的データとして指定された記憶装置５０にデータを格納する。 - 特許庁

When a trace information output functioning part 30 provided in the main body 10 receives event notification of failure occurrence from a system monitoring mechanism 70, the functioning part 30 outputs the trace information stored in the storage area 41 in the memory 40 to one of trace information files 60A to 60C placed in an external storage device.例文帳に追加

実行プログラム本体１０に設けられたトレース情報出力機能部３０は、システム監視機構７０から障害発生のイベント通知を受けると、内部メモリ４０内のトレース情報格納領域４１に蓄積されたトレース情報を外部記憶装置に置かれたトレース情報ファイル６０Ａ〜６０Ｃの一つに出力する。 - 特許庁

The module is capable of controlling snoop traffic recognized by one or more memory controllers in the data processing system, furthermore, using a local memory attached to the memory controllers for storing trace record.例文帳に追加

この装置は、バストレースマクロ（ＢＴＭ）モジュールを含み、これは、データ処理システムにおいてメモリコントローラの１つ以上が認識するスヌープトラフィックを制御することができ、更に、トレースレコードを格納するために、メモリコントローラに取り付けられたローカルメモリを利用することができる。 - 特許庁

This in-circuit emulator device 1 is provided with a trace memory device 4 recording an instruction execution history and a data access history during debugging of a target CPU 21.例文帳に追加

インサーキットエミュレータ装置１は、ターゲットＣＰＵ２１のデバッグ中の命令の実行履歴およびデータアクセスの履歴を記録するトレースメモリ装置４を有している。 - 特許庁

To reduce a memory capacity required for storing stack trace information without increasing load on a system, and to specify the process and thread causing faults.例文帳に追加

システムへの負荷の増大なしに、スタックトレース情報を格納するのに必要なメモリ容量を削減し、かつ、障害を起こしているプロセス／スレッドを特定する。 - 特許庁

To provide a telephone in which a dedicated memory for trace function can be eliminated without damaging a function for controlling a time division switch TSW.例文帳に追加

時分割タイムスイッチＴＳＷを制御する機能を損なうことなく、トレース機能用に専用メモリを必要としない電話装置を提供する。 - 特許庁

It is possible to easily analyze the cause when a failure takes place by reading a specific trace region in the memory 160 from the outside.例文帳に追加

障害発生時に外部から内蔵メモリ１６０内の特定のトレース領域を読み出すことにより原因解析を容易に行うことができる。 - 特許庁

The head position detecting part 5 executes the three-dimensional detection and trace of the head by using the distance image and the color images stored in the frame memory 3.例文帳に追加

頭部位置検出部５は、上記距離画像と、フレームメモリ３に蓄積されたカラー画像を用いて頭部の３次元検出、及び追跡を行う。 - 特許庁

Thus, the states of the SCSI bus and the processor bus until the abnormality is generated can be left in a trace memory part without being overwritten.例文帳に追加

これによりトレースメモリ部には、異常が発生するまでのＳＣＳＩバスおよびプロセッサバスの状態を上書きされることなく、残しておくことができる。 - 特許庁

The operation mode setting part 207 sets whether the memory module should be used for the storage of data or the storage of the trace result according to the write access from the function module.例文帳に追加

動作モード設定部は、機能モジュールからのライトアクセスにより、メモリモジュールをデータの記憶に用いるかトレース結果の記憶に用いるかを設定する。 - 特許庁

To provide a device for controlling ignition timing not to create deviation from actual trace ignition timing while preventing memory capacity from getting huge.例文帳に追加

メモリ容量が莫大になるのを防止しつつ実際のトレース点火時期からのずれができるだけ生じないようにした点火時期制御装置を提供する。 - 特許庁

To enable storing and maintaining in the non-volatile memory the information data such as the number of switching, trace of current break, current and voltage or the like at the breaking of the cable way.例文帳に追加

電路が遮断された時に開閉回数、遮断時のトレース、電流及び電圧等の情報データを不揮発性メモリへ記憶保持させる。 - 特許庁

A control module substrate 32 comprises electronic circuit blocks such as a CPU 320, an emulator controlling part 322, a breakpoint controlling part 324, an input-output(IO) controlling part 326, a trace memory 328 and a program memory 330.例文帳に追加

制御モジュール基板３２は、ＣＰＵ３２０、エミュレータ制御部３２２、ブレークポイント制御部３２４、入出力（ＩＯ）制御部３２６、トレースメモリ３２８およびプログラムメモリ３３０といった電子回路ブロックから構成される。 - 特許庁

To provide a device and method for program tracing to realize capacity reduction of a memory to store program tracing information and the program trace, corresponding to updating of instruction codes.例文帳に追加

プログラムトレース情報を記憶するメモリの小容量化と、命令コードの更新に対応したプログラムトレースを実現するプログラムトレース装置及び方法を提供する。 - 特許庁

At the same time, if the memory module 3 is removed by breaking the locking member 6, the trace remains.例文帳に追加

これによりメモリモジュール３は封印され、基板から容易に外すことはできなくなるとともに、係止部材６を破壊してメモリモジュール３を取り外すとその痕跡が残るようになる。 - 特許庁

To provide an in-circuit emulator and saturation calculation processing method which find the change point of an overflow from the execution history of a trace memory and easily analyzes the cause of the overflow.例文帳に追加

トレースメモリの実行履歴からオーバーフローの変化点を発見し、オーバーフローの原因の解析が簡単にできるインサーキットエミュレータおよび飽和演算処理方法を提供する。 - 特許庁

To prevent the trace memory from being filled up with the same sequences and thereby to enable events and sequences at the time of occurrence of any interface abnormality and events and sequences leading to the interface abnormality to be retained.例文帳に追加

トレースメモリの同一シーケンスの埋め尽くしを防止し、インタフェース異常発生時のイベントやシーケンスとインタフェース異常に至るイベントやシーケンスを残すことを可能にする。 - 特許庁

The trace field designates the vector of a path, and the cache level field designates the level of a cache memory, and the flash field indicates whether or not all the preceding operations should be abandoned.例文帳に追加

トレースフィールドはパスのベクトルを、キャッシュレベルフィールドはキャッシュメモリのレベルをそれぞれ指定し、フラッシュフィールドは総ての先行するオペレーションが破棄されるべきか否かを示す。 - 特許庁

A program running on the computer stores the trace of its operation state in a RAM 4 and further stores it in a writable ROM 3 such as a flash memory.例文帳に追加

マイクロコンピュータ２上で動作するプログラムが自己の動作状態の軌跡を、ＲＡＭ４に記憶し、さらにフラッシュメモリなどの書込み可能なＲＯＭ３に記憶しておく。 - 特許庁

To propose a soft output Viterbi algorithm decoder adopting a trace- back method that can obtain a soft decision and a hard decision at a higher speed without the need for using a memory.例文帳に追加

メモリを使用することなく、より高速で軟判定値及び硬判定値を求めることができる、逆追跡方式の２段軟出力ビタビアルゴリズム復号化器を提供する。 - 特許庁

To provide a simplified solution to monitor, count and trace unaligned memory accesses by an application program without building any complex software emulator.例文帳に追加

複雑なソフトウェアエミュレータを構築する必要なく、アプリケーションプログラムにより非整列メモリアクセスを監視し、カウントし、トレースするための単純化した解決策を提供すること。 - 特許庁

The device to be tested 2 is constituted of debugger soft 21 for introducing the history information, a trace memory dumped result file 22 filing the history information, a source file group 23 for the program 11, and a trace information analysis program 24 for outputting a corresponding position for fault analysis.例文帳に追加

また、被試験装置２は、履歴情報を導入するデバッガソフト２１、履歴情報がファイルされたトレースメモリダンプ結果ファイル２２、プログラム１１のソースファイル群２３、障害解析のための該当箇所を出力するトレース情報解析プログラム２４から構成した。 - 特許庁

In a trace-back circuit 83, the maximum likelihood path is selected, when a trace-back process takes place, based on the path selection information stored in the path memory RAM 82, and the value corresponding to each state on the maximum likelihood path is output as a decoding sequence.例文帳に追加

トレースバック回路８３においては、パスメモリ用RAM８２に格納されているパス選択情報に基づいてトレースバック処理が行われることによって最尤パスが選択され、最尤パス上にある各状態に対応する値を復号系列として出力される。 - 特許庁

The program trace is generated by reading the instruction code from an instruction memory, based on the address information storage part and reading the instruction code not from an instruction memory but rather from the instruction information storage part when the instruction code is updated.例文帳に追加

アドレス情報記憶部のアドレスに基づいて命令コードを命令メモリから読み出し、命令コードが更新されている場合には命令メモリでなく命令情報記憶部から命令コードを読み出すことによりプログラムトレースを生成する。 - 特許庁

A memory map generation part 106 generates memory map information to change the arrangement of objects so that the objects whose access is performed at the same time is prevented from being arranged on the same line of the cache memory 105 based on trace information obtained by tracing the instruction or data accessed by the processor 103 or the access log to the memory 104 of the processor 103.例文帳に追加

メモリマップ生成部１０６は、プロセッサ１０３によりアクセスされた命令またはデータをトレースしたトレース情報とプロセッサ１０３のメモリ１０４へのアクセスログとに基づいて、同時にアクセスが発生するオブジェクトをキャッシュメモリ１０５の同一ライン上に配置しないようにオブジェクトの配置を変更するメモリマップ情報を生成する。 - 特許庁

Additionally, the trace back control circuit has a distribution table for setting the distribution ratio of each memory region according to apparatus state information in advance, and a memory management circuit that refers to the distribution table based on the apparatus state information to specify a distribution ratio to each memory region, and manages recording to the memory region via the sampling control circuit.例文帳に追加

本発明のトレースバック制御回路は、装置状態情報に応じた前記各メモリ領域の配分比を予め設定している配分表と、装置状態情報に基づき配分表を参照して各メモリ領域への配分比を定め、サンプリング制御回路を介してメモリ領域への記録を管理するメモリ管理回路とを備えたことを特徴とする。 - 特許庁

Thus, the changed function ID or the task ID are successively stored in the trace memory, so that it is possible to easily recognize the processing sequence of the function ID of the source program executed by the microcomputer and the processing sequence of the task ID executed by the microcomputer from the trace result.例文帳に追加

これにより、変化した関数ＩＤ又はタスクＩＤがトレースメモリに逐次格納されるため、トレース結果からマイクロコンピュータが実行したソースプログラムの関数ＩＤの処理順序又はマイクロコンピュータが実行したタスクＩＤの処理順序を容易に把握することができる。 - 特許庁

As trace data 114 outputted from the processor 100 incorporating the cache memory 102, information on an instruction fetch value 109 and a cache hit value 110 are added to branching destination address information and outputted, thereby the trace and cache hitting ratio can be computed without losing real-time property.例文帳に追加

キャッシュメモリ１０２を内蔵したプロセッサ１００から出力されるトレースデータ１１４として、命令フェッチ値１０９及びキャッシュヒット値１１０の情報を分岐先アドレス情報に付加して出力することにより、リアルタイム性を失わずにトレース、キャッシュヒット率の算出を可能にしたものである。 - 特許庁

A program information storing part 26 stores information for capturing the machine language instruction sequence of the same program as a program stored on the memory of a target system, and a trace information generating part 27 generates trace information based on information for capturing the machine language instruction sequence and status information.例文帳に追加

プログラム情報記憶部２６は、ターゲットシステムのメモリ上に記憶されたプログラムと同一のプログラムの機械語命令列を把握するための情報を記憶し、トレース情報生成部２７は当該機械語命令列を把握するための情報とステータス情報とに基づいてトレース情報を生成する。 - 特許庁

By turning on a buffer gate 9, an emulation function based on an application system connected to a CPU core 19, emulation memory 47 and connector 51 and a debugging support function based on a break condition detecting part 13 and a trace memory 31 are executed.例文帳に追加

バッファゲート９をＯＮにすることにより、ＣＰＵコア１９とエミュレーションメモリ４７と接続コネクタ５１に接続された応用システムによるエミュレーション機能、およぶブレーク条件検出部１３とトレースメモリ３１によるデバッグ支援機能を行う。 - 特許庁

To reduce power consumption and to accelerate processing operations by using a memory such as a general RAM for a path metric storage part and a path select signal storage part, and by decreasing the number of times of memory access in ACS arithmetic and trace-back arithmetic in a viterbi decoder.例文帳に追加

ビタビ復号器において、一般のＲＡＭ等のメモリをパスメトリック記憶部とパス選択信号記憶部に用い、ＡＣＳ演算とトレースバック演算のメモリアクセス回数を減らして、消費電力を低減すると共に処理動作の高速化を図る。 - 特許庁

Under the management of an OS, the task ID of the task to be processed by the microcomputer is monitored, and when the task ID is changed, control is performed so that the changed task ID is stored in the trace memory.例文帳に追加

また、ＯＳの管理の下でマイクロコンピュータが処理するタスクのタスクＩＤを監視し、タスクＩＤが変化したとき、変化したタスクＩＤをトレースメモリに格納するように制御する。 - 特許庁

In another configuration, a compression protocol is imparted so that the trace message on-chip can be compressed prior to the message transmission to an outside system 106 or to the storage of the message in the memory.例文帳に追加

別の実施の態様では、外部システム１０６へメッセージを伝送し、又は、メモリ内にメッセージを記憶するのに先立って、圧縮プロトコルが、トレースメッセージオンチップを圧縮するために与えられる。 - 特許庁

In another embodiment, a message is transmitted to an outside system 106, and a compression protocol is applied prior to the storage of the message in the memory so that a trace message on-chip can be compressed.例文帳に追加

別の実施の態様では、外部システム１０６へメッセージを伝送し、又は、メモリ内にメッセージを記憶するのに先立って、圧縮プロトコルが、トレースメッセージオンチップを圧縮するために与えられる。 - 特許庁