「multi- port memory」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

MULTI-PORT MEMORY AND SYSTEM USING THE SAME例文帳に追加

マルチポートメモリ及びそのマルチポートメモリを用いたシステム - 特許庁

The microprocessor writes image data in the multi-port memory from the first port.例文帳に追加

このマイクロプロセッサは、画像データを第１ポートからマルチポートメモリに書き込む。 - 特許庁

MULTI-PORT MEMORY DEVICE EQUIPPED WITH GLOBAL DATA BUS CONNECTION CIRCUIT例文帳に追加

グローバルデータバス接続回路を備えるマルチポートメモリ素子 - 特許庁

MULTI-PORT VOLATILE MEMORY DEVICE, LOW-SPEED MEMORY LINK TYPE HIGH-SPEED MEMORY DEVICE, DATA PROCESSING APPARATUS AND MULTI-CHIP SEMICONDUCTOR DEVICE例文帳に追加

マルチポート揮発性メモリ装置、低速メモリリンク型高速メモリ装置、データ処理装置及びマルチチップ半導体装置 - 特許庁

MULTI-PORT STATIC RANDOM ACCESS MEMORY FOR COLUMN INTERLEAVED ARRAY例文帳に追加

列インタリ—ブド・アレイのためのマルチポ—ト・スタティック・ランダム・アクセス・メモリ - 特許庁

To simulate a multi-port memory using a memory having a small number of ports as a bank.例文帳に追加

低ポート数メモリーをバンクとして使用してマルチポートメモリーをシミュレートする。 - 特許庁

To provide a multi-port memory of a clock synchronizing system which can perform random access, which respect to a multi-port memory, having plural random access ports.例文帳に追加

本発明は、複数のランダムアクセスポートを有するマルチポートメモリに関し、ランダムアクセス可能なクロック同期式のマルチポートメモリを提供することを目的とする。 - 特許庁

The digital signal processor reads the image data from the second port side of the multi- port memory, performs software signal processing, and then writes back the data to the multi-pole memory.例文帳に追加

一方、デジタルシグナルプロセッサは、この画像データをマルチポートメモリの第２ポート側から読み出してソフトウェア信号処理を施した後、マルチポートメモリに再び書き戻す。 - 特許庁

MULTI-PORT SEMICONDUCTOR MEMORY DEVICE HAVING VARIABLE ACCESS PATHS, AND METHOD THEREFOR例文帳に追加

可変的アクセス経路を有するマルチポート半導体メモリ装置及びその方法 - 特許庁

Multi-port memory architecture having a multilevel hierarchy typically has one-port memory cells in the lowermost hierarchical level.例文帳に追加

多重階層平面を有するマルチポートメモリアーキテクチャは、典型的には最下位階層平面において１ポートメモリセルを有している。 - 特許庁

To provide a multi-port semiconductor memory device having reduced bit line voltage offsets and a memory cell arranging method for reducing the bit line voltage offsets in the multi-port semiconductor memory device.例文帳に追加

減少したビットライン電圧オフセットを有するマルチポート半導体メモリ装置、及びマルチポート半導体メモリ装置にてビットライン電圧オフセットを減少させるためのメモリセル配置法を提供する。 - 特許庁

To provide an arbiter device for a multi-port memory in which access to the same addresses can be performed simultaneously when an input address for the first port and an input address for a second port of a multi-port memory are the same.例文帳に追加

マルチポートメモリの第一のポートへの入力アドレスと第二のポートへの入力アドレスが同一の場合に、同時に同一アドレスのアクセスをすることを可能にすることができるマルチポートメモリのアービタ装置を提供する。 - 特許庁

To provide an improved multi-port memory cell circuit which has smaller occupancy area than conventional multi-part cells.例文帳に追加

本発明は、より小さな面積を占める、改善されたマルチポートメモリセル回路を提供すること目的とする。 - 特許庁

The multi-port memory architecture also has a circuit for handling access conflict.例文帳に追加

さらにこのマルチポートメモリアーキテクチャは、アクセスコンフリクトを処理するための回路を有している。 - 特許庁

The improved multi-port memory cell circuit which has a smaller number of write lines and/or transistors than the conventional multi-port memory cells, and hence occupies a smaller area, is provided.例文帳に追加

従来のマルチポートメモリセルよりも少ない数の書き込み線及び／又はトランジスタを有し、これゆえに、より小さな面積を占める、改善されたマルチポートメモリセル回路が提供される。 - 特許庁

To obtain a multi-port memory circuit in which a chip size can be reduced by making the area of a memory cell small.例文帳に追加

メモリセルの面積を小型化し、チップサイズを縮小することが可能なマルチポートメモリ回路を得ることを目的とする。 - 特許庁

To provide a direct-current mode word line coupling noise limitation circuit for a multi-port random access memory cell.例文帳に追加

マルチプルポートのランダムアクセスメモリセル用の直流モードワードラインカップリングノイズ制限回路を提供する。 - 特許庁

MULTI-PORT MEMORY ELEMENT HAVING SERIAL INPUT/OUTPUT INTERFACE AND ITS OPERATION MODE CONTROL METHOD例文帳に追加

直列入／出力インターフェースを有するマルチポートメモリ素子及びその動作モードの制御方法 - 特許庁

An instruction port 12 of a processor 1 and an instruction port 13 of a processor 2 are connected with the two ports of a multi-port memory 3 so that a bus port exclusive for each processor can be obtained.例文帳に追加

プロセッサ１のインストラクション・ポート１２とプロセッサ２のインストラクション・ポート１３を、マルチポート・メモリ３の２つのポートに接続することで、各々のプロセッサ専有のバス・ポートとすることができる。 - 特許庁

To provide a semiconductor storage device having a configuration of two-port and multi-bank which is testable by a general memory tester.例文帳に追加

一般的なメモリテスタで試験可能な２ポート多バンク構成の半導体記憶装置を提供する。 - 特許庁

To realize a multi-port memory system in which identity of data is high and whose operation speed is high by using an access mediating circuit.例文帳に追加

アクセス調停回路を用いて、データの同一性が高く高速なマルチポートメモリシステムを実現する。 - 特許庁

To provide a DRAM type multi-port memory having a same interface as that of a SRAM.例文帳に追加

本発明は、ＳＲＡＭと同様のインターフェースを有したＤＲＡＭ型のマルチポートメモリを提供することを目的とする。 - 特許庁

The microprocessor reads the image data after the software processing from the multi-port memory, and records the image data in a recording medium.例文帳に追加

マイクロプロセッサは、このソフトウェア処理後の画像データをマルチポートメモリから読み出して記録媒体に記録する。 - 特許庁

By the defined multi-port memory architecture with multilevel hierarchy, the required surface area on the chip is reduced.例文帳に追加

多重階層平面を有する所定のマルチポートメモリアーキテクチャによって、チップ上の所要面積が低減される。 - 特許庁

To obtain an integrated circuit device equipped with a built-in self-test circuit suitable for testing a multi-port memory.例文帳に追加

マルチポートメモリをテストするのに好適な組み込み自己テスト回路を備える集積回路装置を実現する。 - 特許庁

The multi-port memory architecture is provided with a memory array, a plurality of ports configured to receive/transmit data, and a plurality of port buffers each of which performs transmitting/receiving data for one or more of the ports.例文帳に追加

メモリアレイと、データを受信／送信するように構成された複数のポートと、それぞれがポートの一つ以上との間でデータの送信／受信を行う複数のポートバッファとを備える。 - 特許庁

To reduce the capacity of an instruction memory, and to flexibly assign a program area whose application is required by constituting an instruction memory as a multi-port memory in the constitution of a multi-processor system in which a processor and an instruction memory are mounted one to one.例文帳に追加

プロセッサとインストラクション・メモリを１対１に装備したマルチプロセッサシステムの構成で、インストラクション・メモリをマルチポート・メモリにすることによって、インストラクション・メモリの容量を削減することと共に、アプリケーションの必要とするプログラム領域を柔軟に割り当てることができる。 - 特許庁

To provide a multi-port memory device adaptable to a plurality of input/output ports different in clock frequency and different in phase.例文帳に追加

異なるクロック周波数及び異なる位相で複数からの入力に対応することが可能なマルチポートメモリを提供すること。 - 特許庁

To provide a multi-port SRAM which can increase access speed at the time of read-operation by reducing area of a memory cell.例文帳に追加

メモリセルの面積を減らして、リード動作時のアクセス速度を速くし得るマルチポートＳＲＡＭを提供しようとするものである。 - 特許庁

When the input address to the A port and an input address to the B port of the multi-port memory are the same, access to the same addresses can be performed simultaneously by stopping operation of the B port and selecting and outputting data of the A port.例文帳に追加

マルチポートメモリのＡポートへの入力アドレスとＢポートへの入力アドレスが同一の場合にＢポートの動作を停止するとともにＡポートのデータを選択出力することによって、同時に同一アドレスのアクセスをすることを可能にすることができる。 - 特許庁

In a synchronous bank type multi-port memory, a register/buffer circuit performs input of a read/write signal and an address signal from the outside port, input or output of a data signal from the outside port, and output of an inputted port block signal to the outside.例文帳に追加

同期バンク型多ポートメモリにおいて、レジスタ／バッファ回路は、外部のポートからのリード／ライト信号とアドレス信号の入力、データ信号の外部のポートからの入力または出力、入力されるポートブロック信号の外部への出力を行う。 - 特許庁

To provide a multi-port memory device capable of preventing an initial high data discrimination error at the time of initial operation in a global data bus transmitting/receiving structure of a current sensor system at the time of transmitting low data, and also to provide a multi-port memory device capable of transmitting a data faster.例文帳に追加

ローデータの送信時、問題を誘発せずに電流センサ方式のグローバルデータバス送受信構造における初期動作時、最初のハイデータ判別エラーを防止できるマルチ−ポートメモリ素子を提供し、また、より速いデータ送信が可能なマルチ−ポートメモリ素子を提供すること。 - 特許庁

To provide a multi-port cell and a semiconductor memory device preventing an erroneous sense by stabilizing operation of a sense amplifier even when variation is present between ports.例文帳に追加

ポート間にばらつきがあった場合でもセンスアンプの動作を安定化し、誤センスを回避するマルチポートセルと半導体記憶装置の提供。 - 特許庁

To provide a multi-port memory device allowing to minimize the layout area of a global data bus connecting circuit while maintaining the line arrangement of a global data bus.例文帳に追加

グローバルデータバスのライン配置を維持しながら、グローバルデータバス接続回路のレイアウト面積を最小化できるマルチポートメモリ素子を提供すること。 - 特許庁

The large capacity multi-port cache memory having random access band width, to which parallel access from plural ports are enabled and suitable for use for the most advanced microprocessor with low probability of the erroneous cache is easily provided since the multi-port cache memory is formed by using one port cell block suitable for capacity increase as the component.例文帳に追加

本発明のマルチポートキャッシュメモリは、大容量化に適した１ポートセルブロックを構成要素として形成されるため、高いランダムアクセスバンド幅を有し、複数のポートからの並列アクセスが可能で、かつ、キャッシュミスの確率が小さい最先端のマイクロプロセッサへの使用に適した大容量のマルチポートキャッシュメモリを容易に提供することが可能になる。 - 特許庁

To provide a data transfer controller to be connected with the memory port node of a multi-processor while holding reading latency constant without depending on the distance to the node.例文帳に追加

ノードまでの距離に依存せずに読出しレイテンシを一定に維持してマルチプロセッサ装置のメモリポートノードと接続し得るデータ転送コントローラを提供する。 - 特許庁

The electronic camera is provided with an imaging part, a microprocessor, a digital signal processor, and a multi-port memory capable of independent data access from a first and a second ports.例文帳に追加

本発明の電子カメラは、撮像部と、マイクロプロセッサと、デジタルシグナルプロセッサと、第１および第２ポートから独立にデータアクセス可能なマルチポートメモリとを備える。 - 特許庁

To provide a multi-port memory in which data can be written preferencially in either one of ports with small number of additional elements without requiring an arbiter circuit whose circuit configuration is complex.例文帳に追加

回路構成が複雑な調停回路を必要とせず、少ない追加素子により書き込みデータをどちらかに優先させることができるマルチポートメモリを提供する。 - 特許庁

To provide a semiconductor memory having a multi-port constitution in which stable operation can be performed even when instructions for read-out operation and write-in operation are simultaneously given to the same address.例文帳に追加

同一アドレスに対して読出動作と書込動作とが同時に指示された場合にも、安定した動作が可能なマルチポート構成の半導体記憶装置を提供する。 - 特許庁

To provide a multi-port memory device that can prevent degradation of a global data drive efficiency caused by an unnecessary charging source in a global data bus transmitting/receiving structure of a current sensor system.例文帳に追加

電流センサ方式のグローバルデータバス送受信構造における不要な充電ソースによる駆動効率の低下現象を防止できるマルチ−ポートメモリ素子を提供する。 - 特許庁

To suppress the unnecessary state transition of the data inputs to each of memory cells due to the unnecessary state transition of the priority writing address at the simultaneous multi-port writing.例文帳に追加

マルチポート同時書込みに際し、優先書込みアドレスの不要な状態遷移による、メモリセル各々へのデータ入力の不要な状態遷移を抑制すること。 - 特許庁

The memory chip which uses a multi-pin port as the JTAG port, is provided with a JTAG controller, at least one internal block, and composition unit, and one four-pins of the multi-pin port of the chip is selectively composed by the composition unit, and the JTAG data are transmitted to the JTAG controller or non-JTAG data are transmitted to at least one internal block.例文帳に追加

マルチピンポートをＪＴＡＧポートとして利用するメモリチップはＪＴＡＧコントローラ、少なくとも１つの内部ブロック及び構成ユニットを備え、構成ユニットにより、そのチップのマルチピンポートの１つの４ピンが選択的に構成され、ＪＴＡＧデータがＪＴＡＧコントローラに或いは非ＪＴＡＧデータが少なくとも１つの内部ブロックに伝送される。 - 特許庁

The conventional multi-port cache memory is excellent in high speed since it is constituted by using multi-port cell blocks, however, chip size is increased when erroneous cache is attempted to be reduced by increasing its capacity since the areas of the cell blocks to be components increase in proportion to square of the number of ports, which becomes a cause of cost increase.例文帳に追加

従来のマルチポートキャッシュメモリはマルチポートセルブロックを用いて構成されるので高速性には優れているが、構成要素となるセルブロックの面積がポート数の２乗に比例して増大するため、大容量化してキャッシュミスを低減しようとすればチップサイズが増大し、コストアップの原因となっていた。 - 特許庁

To provide a multi-port memory which performs to a plurality of MPUs and CPU cores to assign a plurality of banks to a plurality of ports, to simultaneously write the same data to a plurality of banks through one port, and to simultaneously read the same data from a plurality of ports from one bank.例文帳に追加

複数のMPUやCPUコアに対し、複数のポートに複数バンクを割り当て、1つのポートを介して複数バンクへの同一データの同時書込を行い、１つのバンクから複数ポートから同一データの同時読出を行うマルチポートメモリを提供する。 - 特許庁

For example, a memory circuit MEM such as a multi-port RAM and a BIST circuit (BIST[A],[B]) performing tests of each port PO[A], PO[B] of the MEM are provided, pointers PNT0[A] to PNT3[A], PNT0[B] to PNT3[B] are provided corresponding to PO[A], PO[B].例文帳に追加

例えば、マルチポートＲＡＭ等の記憶回路ＭＥＭと、ＭＥＭの各ポートＰＯ［Ａ］，ＰＯ［Ｂ］のテストを行うＢＩＳＴ回路（ＢＩＳＴ［Ａ］，［Ｂ］）を設け、ＰＯ［Ａ］，ＰＯ［Ｂ］に対応してポインタＰＮＴ０［Ａ］〜ＰＮＴ３［Ａ］，ＰＮＴ０［Ｂ］〜ＰＮＴ３［Ｂ］を設ける。 - 特許庁