「multiple access to memory」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SYSTEM FOR MULTIPLE SIMULTANEOUS ACCESS TO RESOURCE HELD IN COMPUTER MEMORY, AND METHOD FOR OPERATING SAME例文帳に追加

コンピュータメモリに内蔵されるリソースへの多重同時アクセスシステムおよびその動作方法 - 特許庁

To provide an image processor and an image processing method for simultaneously performing multiple kinds of processing by minimum necessary memory access times.例文帳に追加

必要最小限のメモリアクセス回数で複数種類の処理を同時に行う。 - 特許庁

To provide a mechanism for improving the efficiency of multiple smaller direct memory access transfers.例文帳に追加

複数のより小さい直接メモリ・アクセス転送の効率を改善する機構を提供すること。 - 特許庁

A memory control device mounts caches of the same number or integral multiple of a memory bank such as SDRAM, distributes an access of a master to the caches concurrently and simultaneously by a bus matrix, and schedules a cache access optimum for the memory bank to control the cache access.例文帳に追加

ＳＤＲＡＭなどメモリバンクと同数もしくは整数倍のキャッシュを搭載し、バスマトリクスによってマスターのアクセスを並列かつ同時にキャッシュに分配し、メモリバンクに最適なキャッシュアクセスをスケジューリングし制御する。 - 特許庁

A memory device comprises multiple simultaneously-accessible non-volatile memories as non-volatile memories allowing simultaneously access to multiple physical blocks.例文帳に追加

複数の物理ブロックへの同時アクセス可能な不揮発性メモリとして、同時アクセス可能な複数の不揮発性メモリが設けられている。 - 特許庁

To provide a method and system for allowing a data processor to efficiently perform access to the picture data of a memory in a multiple format.例文帳に追加

多重フォーマットのメモリの画像データにデータプロセッサが効率的にアクセスするための方法とシステムを提供する。 - 特許庁

In one embodiment, access bandwidth to the remote memory cache is increased by distributing the remote memory cache across multiple system memories in the remote node.例文帳に追加

１実施例では、リモート・メモリ・キャッシュをリモート・ノード内の複数のシステム・メモリに渡って分散することにより、リモート・メモリ・キャッシュへのアクセス帯域幅が増加される。 - 特許庁

To obtain memory access to the data registered in a cache memory except for the data which is being registered although the cache memory is registering data by specifying memory access to the data registered except for the data which is being registered in an intermediate record device having a cache memory which is provided with a plurality of memory access demand generating device and can handle a plurality of memory access demand in multiple.例文帳に追加

複数のメモリアクセス要求発生装置を備え、複数のメモリアクセス要求を多重に処理可能なキャッシュメモリを有した中間記憶装置において、キャッシュメモリに登録動作中のデータを除いたキャッシュメモリ登録済みのデータへのメモリアクセスを特定することで、キャッシュメモリ登録動作中にかかわらず、当該登録中データを除いたキャッシュメモリ登録済みデータへのメモリアクセスを行う。 - 特許庁

The power supply for a dynamic random access memory is equipped with multiple array blocks and multiple pads arranged in the center of the multiple array blocks, arranged near the multiple pads and equipped with multiple voltage source for generating the supply voltage to the multiple array blocks.例文帳に追加

本発明は、複数のアレイブロックと、複数のアレイブロックの中央に配置された複数のパッドとを具えるダイナミックランダムアクセスメモリ用の電源であって、複数のパッドの近傍に配置され、複数のアレイブロックへの供給電圧を生成するための複数の電圧源を具えている。 - 特許庁

To perform the data access, a synchronizer circuit synchronizes the multiple memory controller chips such that one of the memory controller chips drives the address bus and/or control signals to the memory device.例文帳に追加

データ・アクセスを行なうために、シンクロナイザ回路は、複数のメモリ・コントローラ・チップを同期させ、その結果、メモリ・コントローラ・チップのうちの１つが、記憶装置へのアドレス・バスおよび／または制御信号を駆動する。 - 特許庁

To achieve a ferroelectric memory cell which allows polarization data of ternary or more multiple-value to be stored to attain a ferroelectric random access memory with high density and high integration.例文帳に追加

１つの強誘電体素子中に３値以上の多値の分極データを記憶可能な強誘電体メモリセルを実現し、強誘電体メモリの高密度化、高集積化を実現する。 - 特許庁

The predetermined number of times of output corresponds to the number of times of output of an ECC access request needed for access to a semiconductor memory 22 in relation with data of one ECC block or an integral multiple thereof.例文帳に追加

所定の出力回数は、１個のＥＣＣブロック又はその整数倍のデータに関係して半導体メモリ２２のアクセスに必要なＥＣＣアクセスリクエストの出力回数に対応する。 - 特許庁

During a memory access to a respective memory device, each of the multiple controller chips controls a different corresponding portion of the data bus to retrieve data from or store data to the memory device depending on whether the access is a read or write.例文帳に追加

各々の記憶装置へのメモリ・アクセス中に、複数のコントローラ・チップの各々は、データ・バスの異なる対応する部分を制御し、その結果、アクセスが読取りまたは書込みであるか否かに依存して、記憶装置からデータを読み取るか、または、記憶装置にデータを格納する。 - 特許庁

To provide a common memory access management device which is free of malfunction in processing that multiple processes perform by using a common memory without performing exclusive control over the common memory by hardware.例文帳に追加

共有メモリに対してハードウェアによる排他制御を行わなくても、当該共有メモリを用いて複数のプロセスが行う処理に誤動作が発生することのない共有メモリアクセス管理装置を提供する。 - 特許庁

To provide a multiple access control circuit capable of preparing a waiting state of a memory access in a processor without needing a complex protocol and without providing a pipeline protection mechanism, etc., in particular.例文帳に追加

複雑なプロトコルを必要とせず、しかも、パイプライン保護機構等を特に設けることなくメモリアクセスのウエイト状態をプロセッサに作ることができる多重アクセス制御回路を提供する。 - 特許庁

A DFG processing part comprises: a DFG dividing part for generating multiple sub-DFGs by dividing an original DFG that is not corresponding to access to a data memory part; and a DFG combining part for generating a combined DFG corresponding to access to the data memory part by appropriately arranging and combining multiple DFGs.例文帳に追加

ＤＦＧ処理部は、データメモリ部へのアクセスに対応していない原ＤＦＧを分割することによって複数のサブＤＦＧを生成するＤＦＧ分割部と、複数のＤＦＧを適切に配置結合することによってデータメモリ部へのアクセスに対応した結合ＤＦＧを生成するＤＦＧ結合部を有する。 - 特許庁

In the core processors 11 to 13 and the L2 memories 31 to 34, multiple connection of the internal bus is spatially made and the core processors 11 to 13 and the L2 memories 31 to 34 are connected so that the core processor 12 accesses to the memory 32 and the core processor 13 access the L2 memory 34 simultaneously while the core processor 11 accesses the L2 memory 32.例文帳に追加

上記コアプロセッサ１１〜１３とＬ２メモリ３１〜３４は、内部バス１４を空間的に多重接続されており、コアプロセッサ１１がＬ２メモリ３１にアクセス中に、コアプロセッサ１２がＬ２メモリ３２に、コアプロセッサ１３がＬ２メモリ３４に同時にアクセスが可能なように接続される。 - 特許庁

To provide a digital signal processor by storing delay information and multiple information to the same row address of a main memory and applying access and arithmetic operation to the delay information and multiple information at the same time so as to attain high speed processing for digital signal.例文帳に追加

主メモリに遅延情報と乗算情報とを同一の行アドレスに記憶させ、これらの遅延情報と乗算情報のアクセス及び演算を同時に行ってデジタル信号の処理の高速化を可能にしたデジタル信号処理装置を提供する。 - 特許庁

To provide a memory device which can be accessed from multiple ports at the same time without making the constitution large in size nor making the access time lowering.例文帳に追加

この発明は、構成の大型化、ならびにアクセスタイムの低下を招くことなく、複数のポートから同時にアクセス可能なメモリ装置を提供することを課題とする。 - 特許庁

The minimum number of memory banks for storage of the multiple copies of the given data item is selected as a function of a random cycle time and a random bank access delay of the memory banks, e.g. as an integer greater than or equal to a ratio of the random cycle time to the random bank access delay.例文帳に追加

与えられたデータ項目の複数のコピーを格納するためのメモリバンクの最小数は、それらメモリバンクのランダムサイクル時間とランダムバンクアクセス遅延の関数として、例えばランダムサイクル時間のランダムバンクアクセス遅延に対する比より大きいかこれに等しい整数として選択される。 - 特許庁

To improve the performance of a processor system by preventing the data throughput of a cache memory consisting of multiple banks from being degraded by a bank competition due to simultaneous issue of requests to the same bank of the cache memory in a processor which has a capability to process a lot of access requests to the cache memory.例文帳に追加

マルチバンクで構成されるキャッシュメモリへの複数のアクセス要求を処理する能力をもつプロセッサにおいて、キャッシュメモリの同一バンクへの要求を同時に発行することにより生じるバンク競合によってキャッシュメモリのデータ・スループットが低下することを防いで、プロセッサシステムの性能を改善する。 - 特許庁

To provide a micro-controller direct memory access(DMA) unit allowing single reading of a source address in a larger word size and allowing writing in multiple sub-word sizes to a target address.例文帳に追加

より大きなワード・サイズでソース・アドレスの単一読み取りが可能となり、またターゲット・アドレスへの多数のサブワード・サイズの書き込みが可能となるマイクロコントローラ直接メモリ・アクセス（ＤＭＡ）ユニットを提供する。 - 特許庁

The magnetic random access memory is equipped with: multiple MRAM arrays 32 wherein magnetoresistive elements are integrated; and multiple magnetic shields 33, each of which is provided for each MRAM array 32 to prevent interlinkage of a disturbing magnetic field with the MRAM array 32.例文帳に追加

磁気ランダムアクセスメモリは、磁気抵抗素子が集積化された複数のＭＲＡＭアレイ３２と、ＭＲＡＭアレイ３２のそれぞれに対して設けられ、外乱磁界がＭＲＡＭアレイ３２に鎖交することを防ぐための複数の磁気シールド３３とを具備している。 - 特許庁

To provide a computation system that reduces received desired signal- to-interference ratio (SIR) operation quantity and a needed memory size about a method for measuring the SIR in a spectrum spread communication receiver and a CDMA(code division multiple access) receiver.例文帳に追加

スペクトル拡散通信受信機およびＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）受信機における受信希望波対干渉電力比（ＳＩＲ）の測定法に関し、ＳＩＲ演算量および必要メモリ量を削減した演算方式を提供する。 - 特許庁

To quickly perform updating operation during program revising at a low cost when the function of a system provided with a SPM (system program data memory) is expanded to make controllers integral multiple about the SPM access system in a system composed of a plurality of controllers.例文帳に追加

本発明は複数の制御装置からなるシステムにおけるシステムプログラムデータメモリ（ＳＰＭ）アクセス方式に関し，ＳＰＭを備えたシステムの機能を拡張して制御装置を整数倍した場合に低コストでプログラムの改版時の更新動作を迅速に行うことを目的とする。 - 特許庁

Thus, an optimum values of a tilt parameter and a focus parameter corresponding to the target recording layer are extracted from a memory, thereby a position and attitude of an object lens are adjusted, as a result access to an optical disk having multiple recording layers is accurately performed without causing increase in size and cost.例文帳に追加

これにより、対象記録層に対応するチルトパラメータの最適値及びフォーカスパラメータの最適値がメモリから抽出され、対物レンズの位置及び姿勢が調整されることとなり、結果として大型化及び高コスト化を招くことなく、複数の記録層を有する光ディスクへのアクセスを精度良く行うことが可能となる。 - 特許庁

A multiprocessor system comprises: multiple processors 10, 30 having respective storage means 20, 40 for storing programs A, B; a nonvolatile memory 60 for storing programs A, B to be executed by the respective processors 10, 30 that is accessible from the respective processors 10, 30; and an address designating device 50 that can access the respective storage means 20, 40.例文帳に追加

プログラムＡ，Ｂを格納する記憶手段２０，４０を有する複数のプロセッサ１０，３０と、各プロセッサ１０，３０からアクセス可能であり、各プロセッサ１０，３０で実行されるプログラムＡ，Ｂを格納する不揮発性メモリ６０と、各記憶手段２０，４０にアクセス可能なアドレス指定装置５０とを具備するものである。 - 特許庁