「normal test output」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The BIST logic circuit is operated in a normal mode or a test mode in response to control data received through a system bus to output test result data in the test mode.例文帳に追加

ＢＩＳＴロジック回路は、システムバスを介して受信される制御データに応答してノーマルモードまたはテストモードで動作し、テストモードでテスト結果データを出力する。 - 特許庁

A normal scan test is carried out in the first test mode, and a BIST signal is output serially, from the serial access memory BIST circuit 3 in the second test mode.例文帳に追加

第１のテストモードでは通常のスキャンテストが行われ、第２のテストモードでは、シリアルアクセスメモリＢＩＳＴ回路３からＢＩＳＴ信号がシリアルに出力される。 - 特許庁

A normal signal 3 and a test output signal 4 are connected to tristate buffers 11 and 12 which are controlled with a test mode switching signal 5, respectively.例文帳に追加

通常信号３とテスト出力信号４をそれぞれテストモード切替信号５により制御されるトライステートバッファ１１、１２に接続する。 - 特許庁

When all the mode selection signals are set to the output test mode, the integrated circuit 10 makes normal operations.例文帳に追加

全てのモード選択信号を出力テストモードへセットした時、集積回路１０は通常の動作を行う。 - 特許庁

To provide a test diagnostic method for a computer system for starting test diagnosis even in a status that the normal operation of an input/output port is not sufficiently secured without using any input/output port for the transfer of a test diagnostic program.例文帳に追加

試験診断プログラムの転送に入出力ポートを使わず、入出力ポートの正常動作が十分に保証されない状態でも試験診断を開始できるコンピュータシステムの試験診断方法を提供する。 - 特許庁

A tri-state input/output buffer having small drive capacity and a test control circuit for controlling the entire test are provided in parallel at an input/output terminal under normal use of an integrated circuit.例文帳に追加

集積回路の通常使用されている入出力端子に、並列にドライブ能力の小さいトライステート入出力バッファーを設け、テスト全体を制御するテスト制御回路を設ける。 - 特許庁

In bothe modes of the normal operation mode and the test mode, the output buffer 10 is operated and data from the output control circuit 1 is outputted from the output terminal 6.例文帳に追加

通常動作モードとテストモードの両方において、出力バッファ１０を動作させて出力制御回路１からのデータを出力端子６から出力させる。 - 特許庁

To obtain a semiconductor integrated circuit having a redundancy data output function capable of performing a normal/defective condition test on the selection operation of a redundancy output selecting circuit of redundancy output data.例文帳に追加

冗長出力データの冗長出力選択回路の選択動作の良否テストが可能な、冗長データ出力機能を有する半導体集積回路を得る。 - 特許庁

The output from the test latch is compared with the output from a normal latch, and the difference between the two output signals defines errors in a specified voltage/clock-skew combination.例文帳に追加

テスト・ラッチの出力は、通常のラッチの出力と比較され、２つの出力信号間の差は、特定の電圧／クロック・スキュー組み合わせに対するエラーを定義する。 - 特許庁

A test apparatus 13 is connected to a status signal output terminal that is a normal use output terminal of the digital processing device 11 by using a test jig 14, and the status signal output terminal is forced into its on-state by a test mode switching command generator 13A.例文帳に追加

検査装置１３は、検査治具１４によって、ディジタル処理装置１１の通常使用出力端子になるステータス信号出力端子と接続し、検査モード切換指令発生器１３Ａによってステータス信号出力端子をオン状態に強制する。 - 特許庁

A device 42 under test prepares test patterns comprising a combination of an impressed pattern P_1 and an expected pattern which is an output of a normal tested pattern corresponding to the pattern P_1.例文帳に追加

テスト装置４２が、印加パターンＰ_１とこれに対応する正常な被テストデバイスの出力である期待パターンとの組み合わせから成るテストパターンを準備する。 - 特許庁

Therefore, the test result can be output from a terminal which outputs data with double data rate during normal operation decreasing the data rate.例文帳に追加

したがって、通常時にダブルデータレートでデータを出力する端子からテスト結果をデータレートを落として出力することができる。 - 特許庁

An internal circuit (3) of the electronic circuit is operated in a test mode or a normal mode corresponding to output signal level of the D type flip-flop.例文帳に追加

電子回路の内部回路（３）はＤタイプ−フリップフロップの出力信号レベルに対応してテストモード又は通常モードにて動作させる。 - 特許庁

A selector 123 selects the output of the output (a frame data) from a transmission-side upper circuit 121 in the case of normal communication, and selects the output (the pattern body) from a pattern-body generating circuit 122 in the case of the jitter test.例文帳に追加

セレクタ１２３は、通常通信のときに送信側上位回路１２１の出力（フレームデータ）の出力を選択し、ジッタテストのときにはパターン本体生成回路１２２の出力（パターン本体）を選択する。 - 特許庁

The system comprises a first integrated circuit 102 having input and output pins 240, a normal operation logic 230, and a test control logic 200.例文帳に追加

システムは、入力ピンおよび出力ピン２４０と、通常動作ロジック２３０と、テスト制御ロジック２００とを有する第１の集積回路１０２を備えている。 - 特許庁

A second integrated circuit 102 of the system comprises the input and output pins 240, the normal operation logic 230, and the test control logic 200.例文帳に追加

システムの第２の集積回路１０２は、入力ピンおよび出力ピン２４０と、通常動作ロジック２３０と、テスト制御ロジック２００とを有している。 - 特許庁

When the operation is not normal, namely abnormal, the fire alarm 3 does not output any sound and completes the operation confirmation test.例文帳に追加

これに対して、正常動作でない場合、つまり異常状態である場合、火災警報器３は音を出力せずに、動作確認テストを終了する。 - 特許庁

During a normal mode, signals are transferred from the first external output terminal to the outside, and the second external output terminal is made not to operate; and during the scan test mode, a test result signal is transferred from the second external output terminal having high output-current capability to the outside and the first external output terminal is made not to operate.例文帳に追加

ノーマルモード時においては、第１の外部出力端子から外部へ信号を転送し、第２の外部出力端子は動作させず、スキャンテストモード時においては、高い出力電流能力を有する第２の外部出力端子からテスト結果信号を外部へ転送し、第１の外部出力端子は動作させない構成とする。 - 特許庁

To realize an output buffer circuit capable of driving an output pad with a optimum driving force in normal operation mode and test operation mode in a semiconductor device for system in package.例文帳に追加

システムインパッケージ用の半導体装置において通常動作モード時およびテスト動作モード時において最適な駆動力で、出力パッドを駆動することのできる出力バッファ回路を実現する。 - 特許庁

In the normal mode, a test data compression circuit 100 outputs compression data TD0123 compressed to one bit every four bits (TD0 to TD3) of test output data of a plurality of bits as data DQ0.例文帳に追加

テストデータ圧縮回路１００は、通常モードでは、複数ビットのテスト出力データの４ビット毎（ＴＤ０〜ＴＤ３）に１ビットに圧縮した圧縮データＴＤ０１２３をデータＤＱ０として出力する。 - 特許庁

Furthermore, an HMI device 2 also is provided with an APS input point data part and an APS output point data part, and during simulation, other test data are received, in addition to normal data; and a data reference destination for picture display is switched to perform normal plant monitoring and confirmation of the test result.例文帳に追加

また、ＨＭＩ装置２にもＡＰＳ用入力点データ部、ＡＰＳ用出力点データ部を設け、シミュレーション中は通常データの他に試験データを受信し、画面表示のためのデータ参照先を切り替えることで、通常のプラント監視と試験結果の確認をできるようにした。 - 特許庁

Thereby, input/ output of data of a redundant memory cell can be performed simultaneously with that of data of a normal memory cell 1, the normal memory cell 1 and the redundant memory cell 2 can be tested en bloc, and a test can be realized easily.例文帳に追加

これにより、ノーマルメモリセル１のデータの入出力と同時に冗長メモリセル２のデータの入出力が可能になり、ノーマルメモリセル１と冗長メモリセル２とを一括して検査することが可能であり、テストの容易化を実現できる。 - 特許庁

Therefore, in a normal test process, it is confirmed whether there is a sufficient time difference between pieces of timing where the output of routes in a competitive relationship is connected to the later-stage circuit.例文帳に追加

これによって通常のテスト工程で、競合関係にある経路の出力が後段回路に接続されるタイミング間に十分な時間差があるか否かを確認することができる。 - 特許庁

To improve inspection efficiency by switching a control mode from a normal control mode to a test mode without providing any special input/output terminal while preventing malfunction.例文帳に追加

特別な入出力端子を設けることなく、しかも誤動作の発生を防ぎながら、制御モードを通常制御モードからテストモードに切換えることを可能にして検査効率を向上させる。 - 特許庁

To obtain a signal processor capable of simultaneously observing an output signal and an evaluation signal at normal operation and not needing to provide a special purpose test terminal for obtaining the evaluation signal.例文帳に追加

通常動作時の出力信号と、評価信号とを同時に観測することができ、しかも、評価信号を得るための専用のテスト端子を設ける必要のない信号処理装置を得る。 - 特許庁

By collating the output of the comparator CMP with expected-value data 11, it is possible to test whether the operation of switching gain control signals to each amplifier is normal or anomalous.例文帳に追加

コンパレータＣＭＰの出力を期待値データ１１と照合することで、各アンプに対するゲイン制御信号の切り換え動作が正常であるか、異常であるかをテストすることが可能になる。 - 特許庁

To output an optional data pattern to a plurality of drive units in a test mode in a semiconductor device which accepts parallel data inputted to a plurality of terminals in a normal operation mode and accepts serial data by a particular terminal in the test mode.例文帳に追加

通常動作モード時には、複数の端子に入力されたパラレルデータを受け付け、テストモード時には、特定端子でシリアルデータを受け付ける半導体装置において、テストモード時に、任意のデータパターンを複数の駆動部に出力することを可能にする。 - 特許庁

The differential charge amplifier processes charge signals from a rotation rate sensor, with a test signal being applied to the differential charge amplifier so that during normal operation the output of the amplifier corresponds to the test signal as well as to the charge signals.例文帳に追加

回転速度センサからの電荷信号を処理するための差動電荷増幅器であって、通常の動作中、増幅器の出力が、電荷信号と同様に、テスト信号にも対応するように、差動電荷増幅器にテスト信号が加えられる。 - 特許庁

In each of output buffer circuit (OKT0-OKTn) arranged corresponding to each output pad (OPD0-OPDn), a first output buffer (8) having small driving capability by current for normal operation mode, and a second output buffer (10) having large driving capability by current for test operation mode, are arranged in parallel.例文帳に追加

出力パッド（ＯＰＤ０−ＯＰＤｎ）それぞれに対応して配置される出力バッファ回路（ＯＫＴ０−ＯＫＴｎ）各々において、通常動作モード用の電流駆動能力の小さな第１の出力バッファ（８）と、テスト動作モード時用の電流駆動能力の大きな第２の出力バッファ（１０）を並列に配置する。 - 特許庁

The output circuit is configured to serially output the data bits to an external terminal at the first data transfer rate in a normal mode of operation, and to serially output the data bits to the external terminal at a second data transfer rate that is lower than the first data transfer rate in a test mode of operation.例文帳に追加

出力回路は、正常モードでは、前記データビットを前記第１データ転送速度で外部ターミナルに直列に出力し、テストモードでは、前記第１データ転送速度より低い第２データ転送速度で前記データビットを前記外部ターミナルに直列に出力する。 - 特許庁

The switching circuit 9 gives read data D1 to Di of the memory circuit 8 to a data output circuit 10 in normal operation, and gives count signals C1 to Cj of an up/down counter 4 being included in a DLL circuit 2 to the data output circuit 10 on test.例文帳に追加

切換回路９は、通常動作時はメモリ回路８の読出データＤ１〜Ｄｉをデータ出力回路１０に与え、テスト時はＤＬＬ回路２に含まれるアップ／ダウンカウンタ４のカウント信号Ｃ１〜Ｃｊをデータ出力回路１０に与える。 - 特許庁

The ending node 2c discriminates, on the basis of the receiving status of the test light, whether or not the conduction in the downstream direction is normal (S9), switches an SW for data input/output if normal (S10), and notifies the starting node 2a of that effect (S11).例文帳に追加

終点ノード２ｃは、テスト光の受信状況に基づいて下流方向の導通が正常であるか否かを判別し（Ｓ９）、導通が正常である場合にＳＷをデータ入出力用に切り替え（Ｓ１０）、その旨を始点ノード２ａに通知する（Ｓ１１）。 - 特許庁

The output circuits 27, 28 relay the error correction data to the outside when a normal operation mode is specified, and relay the error detection data to the outside when a test operation mode is specified.例文帳に追加

出力回路２７，２８は、通常動作モードが指定されたときは前記誤り訂正データを外部に中継し、テスト動作モードが指定されたときは前記誤り検出データを外部に中継する。 - 特許庁

To provide a semiconductor memory device in which normal operation or test operation is performed by variably controlling access paths between a plurality of input/output ports and a plurality of memory regions, and a method therefor.例文帳に追加

複数個の入出力ポートと複数個のメモリ領域の間のアクセス経路を可変的に制御してノーマル動作またはテスト動作を行う半導体メモリ装置及びその方法を提供すること。 - 特許庁

A scan chain circuit 1 temporarily holds data output and input to a combination logic circuit 2 during normal operation, and serially transfers a test pattern signal SCANIn by making a plurality of flip-flops F/F function as a shift register during execution of the scan test.例文帳に追加

スキャンチェーン回路１は、通常動作時には、組み合わせ論理回路２に入出力されるデータを一時保持する一方、スキャンテスト実行時には、複数個のフリップフロップＦ／Ｆをシフトレジスタとして機能させテストパターン信号ＳＣＡＮＩｎをシリアル転送する。 - 特許庁

In a test mode, a data transmission period can be set shorter than that at the time of normal data read-out operation and a test time of read-out data in a test mode can be shortened by controlling each of latch circuits of N pieces of an output circuit by a latency setting circuit to be operable, and outputting read-out data from a memory array.例文帳に追加

テストモードにおいて、出力回路のＮ個のラッチ回路の各々をレイテンシ設定回路で制御して動作状態とし、メモリアレイから読出データを出力することによりデータ伝達期間を通常のデータ読出動作時よりも短く設定することができ、テストモードにおける読出データのテスト時間を短縮することができる。 - 特許庁

Then, when those addresses are matched in a test mode status, not any normal status data but the value of the preset replacement data register 210 is output in response to a reading request from the micropcoessor.例文帳に追加

そして、テストモード状態においてアドレスが一致する場合、マイクロプロセッサからの読み出し要求に対して、通常のステータスデータを出力する代わりに、予め設定された置き換えデータレジスタ２１０の値を出力する。 - 特許庁

To provide a test device capable of observing different output values at normal time and at a failure time, improving the failure detection rate of the whole circuit, and improving the discrimination ability between a non- defective unit and a defective unit.例文帳に追加

正常時と故障時とで異なる出力値を観測することが可能で、回路全体の故障検出率を向上でき、良品／不良品の判別能力を向上できるテスト回路を得ることである。 - 特許庁

To solve the problem it is difficult to confirm whether there is a sufficient time difference between pieces of timing where the output of routes in a competitive relationship is connected to a common later-stage circuit in a normal operation test of a semiconductor integrated circuit.例文帳に追加

半導体集積回路の通常の動作テストで、競合関係にある経路の出力が共通の後段回路に接続されるタイミング間に十分な時間差があるか否かを確認することは難しい。 - 特許庁

To provide a failure diagnosis device capable of forcing registers of part of a boundary scanning test circuit mounted on an integrated circuit on a substrate as a shift register, and, during the period of normal operation, feedbacking to compare part of output signal at the output side to the input side to detect signal anomaly.例文帳に追加

基板上の集積回路に搭載された境界走査試験回路の一部のレジスタをシフトレジスタとして動作させ、通常動作時に、出力側の一部の出力信号を入力側にフィードバックして比較して、信号異常が検知できる故障診断装置を提供する。 - 特許庁

In the case of a test other than speedy selection or a normal operation, the proper level is given to the signal EN and switching is executed so that the selector 1 selects the input side, to thereby cut a negative-feedback path for executing negative feedback of the output of F/F4 to F/F2.例文帳に追加

スピード選別以外のテストや通常動作の時は信号ＥＮに適切レベルを与え、セレクタ１が入力側を選択するように切替えることで、Ｆ／Ｆ４の出力がＦ／Ｆ２に負帰還する負帰還パスをカットする。 - 特許庁

In a normal time, a TEST flag signal is 'L', a switch SWA is turned on, a switch SWB is turned off, an output of a first boosting circuit 104 is supplied to a memory core 107 and a voltage drop power source 108.例文帳に追加

通常時においては、ＴＥＳＴフラグ信号が「Ｌ」であり、スイッチＳＷＡはオン、スイッチＳＷＢはオフとなり、メモリコア１０７及び降圧電源１０８には、同じ第１の昇圧回路１０４の出力が供給される。 - 特許庁

An appropriate level is given to a signal EN in a test other than speed selection or in normal operation, and switching is made so that a selector 1 selects an input side, thus enabling the output of the F/F4 to cut a negative feedback path to be fed back to the F/F2.例文帳に追加

スピード選別以外のテストや通常動作の時は信号ＥＮに適切レベルを与え、セレクタ１が入力側を選択するように切替えることで、Ｆ／Ｆ４の出力がＦ／Ｆ２に負帰還する負帰還パスをカットする。 - 特許庁

An OR circuit 12 uses the ring clock signal RCLKA as a clock signal CLK2 at the time of normal operation mode and uses ring clock signal RCLKA as a condition signal deciding whether to output the test clock signal TCLK as a clock signal CLK2 at the time of the test operation mode.例文帳に追加

ＯＲ回路１２は、通常動作モード時では、リングクロック信号ＲＣＬＫＡをクロック信号ＣＬＫ２として使用し、テスト動作モード時では、テスト用クロック信号ＴＣＬＫをクロック信号ＣＬＫ２として出力するか否かを決定する条件信号としてリングクロック信号ＲＣＬＫＡを使用する。 - 特許庁

In the case of testing the functions of an IP core 32, test signals outputted by a signal generator 44 are supplied for a normal signal input terminal of the IP core 32 via a selector 40, and its output signals are transferred to a signal checker 45.例文帳に追加

ＩＰコア３２の機能試験を行う場合は、信号発生器４４が出力する試験信号をセレクタ４０を介してＩＰコア３２の通常信号入力端子に供給し、その出力信号を信号チェック器４５に転送する。 - 特許庁