「p=type」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

A p-type region 40 is provided on a part of the n-type InP layer 36.例文帳に追加

ｎ型ＩｎＰ層３６の一部にｐ型領域４０が設けられている。 - 特許庁

Further, the p^+-type isolation layer 11 is in contact with the channel stopper 3.例文帳に追加

また、ｐ^+型分離層１１は、チャネルストッパー３に接する。 - 特許庁

Since the impurity diffusion prevention layer 8 composed of In_yGa_1-yN is formed in proximity to the active layer 5; p-type impurities existing in the p-type clad layer 10, the p-type second guide layer 9, etc. is accumulated in the impurity diffusion prevention layer 8, thereby preventing the diffusion of the p-type impurities into the active layer 5.例文帳に追加

活性層５に近接してＩｎ_yＧａ_1-yＮからなる不純物拡散防止層８を設けるため、ｐ型クラッド層１０やｐ型第２ガイド層９などの内部に存在するｐ型不純物を不純物拡散防止層８に蓄積でき、ｐ型不純物が活性層５に拡散しなくなる。 - 特許庁

A P-type semiconductor region 106 is disposed in the active region 115.例文帳に追加

活性領域１１５にＰ型半導体領域１０６が配される。 - 特許庁

The semiconductor laser element includes an n-type clad layer 102, an active layer 103, a p-type clad layer 104, and a p-type contact layer 105 which are formed on the surface of an n-type GaN substrate 101, and a p-type ohmic electrode 106 formed on the upper surface of the p-type contact layer 105.例文帳に追加

ｎ型ＧａＮ基板１０１の一面上にｎ型クラッド層１０２、活性層１０３、ｐ型クラッド層１０４、およびｐ型コンタクト層１０５が形成され、ｐ型コンタクト層１０５の上面にｐ型オーミック電極１０６が形成されている。 - 特許庁

p-TYPE THERMOELECTRIC CONVERSION MATERIAL AND THERMOELECTRIC CONVERSION ELEMENT USING IT例文帳に追加

ｐ型熱電変換材料及びそれを用いた熱電変換素子 - 特許庁

A p type polysilicon embedded layer 21 is formed in the insulating film 20.例文帳に追加

絶縁膜２０内にｐ型の多結晶シリコン埋込層２１を形成する。 - 特許庁

To provide a method for epitaxially growing a p-type compound semiconductor thin film.例文帳に追加

pタイプ化合物半導体薄膜の結晶成長させる方法。 - 特許庁

In the semiconductor layer constituting the percutaneous treatment member layer 10, N type or P type or both N type and P type semiconductor powder is mixed in an adhesive or the like, and a P type semiconductor layer 3, an N type semiconductor layer 5 or the semiconductor layer of mixed N type and P type are stacked.例文帳に追加

経皮治療部材層１０を構成する半導体層は、接着剤等にＮ型またはＰ型または両者混合の半導体パウダーを混入させ、Ｐ型半導体層３、Ｎ型半導体層５、またはＮ型とＰ型とを混合させた半導体層としてこれらを積層する。 - 特許庁

A field-effect transistor is arranged on the photoelectric conversion layer by forming a p-type semiconductor layer 2 on a transparent substrate 1, forming an n-type well 3 on the p-type semiconductor layer 2, forming a p-type well 4 on the n-type well 3, and forming the field-effect transistor on the p-type well 4.例文帳に追加

透明基板１にＰ型半導体層２を形成し、Ｐ型半導体層２にＮ型ウェル３を形成し、Ｎ型ウェル３にＰ型ウェル４を形成し、Ｐ型ウェル４に電界効果型トランジスタを形成することにより、光電変換層上に電界効果型トランジスタを配置する。 - 特許庁

The FT_12 may be formed in a p-type well region 36.例文帳に追加

ＦＴ_１２は、Ｐ型ウエル領域３６に形成してもよい。 - 特許庁

A p type polysilicon embedded layer 17 is formed in the insulating film.例文帳に追加

絶縁膜内にｐ型の多結晶シリコン埋込層１７を形成する。 - 特許庁

This p-type GaN layer 13 is used as a current constriction area.例文帳に追加

このｐ型ＧａＮ層１３を電流狭窄領域として用いる。 - 特許庁

The p-type contact layer is formed directly under the light receiving surface 119.例文帳に追加

ｐ型コンタクト層は、受光面１１９の直下に形成されている。 - 特許庁

An interlayer dielectric 23 is formed on the p-type silicon substrate 1.例文帳に追加

Ｐ型シリコン基板１上に層間絶縁膜２３を形成する。 - 特許庁

In this connection, an n-type and a p-type of each layer and each region may be replaced.例文帳に追加

なお、各層および各領域のｎ型とｐ型とを入れ替えても良い。 - 特許庁

P-TYPE THIN-FILM TRANSISTOR, N-TYPE THIN-FILM TRANSISTOR AND SEMICONDUCTOR DEVICE例文帳に追加

Ｐ型薄膜トランジスタ、Ｎ型薄膜トランジスタ及び半導体装置 - 特許庁

The relation between the distance Y between the second P-type drain diffusion layer 11d and the channel 9 in the first P-type drain diffusion layer 5d and the difference Xj in depth between the second P-type drain diffusion layer 11d and the first P-type drain diffusion layer 5d is expressed in an inequality: Y<Xj.例文帳に追加

第１Ｐ型ドレイン拡散層５ｄにおける第２Ｐ型ドレイン拡散層１１ｄ、チャネル９間の距離Ｙと、第２Ｐ型ドレイン拡散層１１ｄと第１Ｐ型ドレイン拡散層５ｄの深さの差Ｘｊとの間にＹ＜Ｘｊの関係が成り立っている。 - 特許庁

Since a p-type base layer 3 is formed by diffusion on the entire surface of an element portion above a p-type epitaxial layer becoming a p-type pillar layer and then it is divided when a trench 5' is formed and left on the p-type pillar layer 2, diffusion hardly take place in the lateral direction.例文帳に追加

ｐ型ベース層３は、ｐ型ピラー層となるｐ型エピタキシャル層上の素子部全面に拡散により形成させ、その後トレンチ５’の形成時に分断されてｐ型ピラー層２の上に残った層として形成されるため、横方向に殆ど拡散されない。 - 特許庁

The analog circuit is further provided with a deep n-type well provided in the bottom surface side of the p-type Si substrate 101 nearer than the p-type well 107, and is constituted to separate the bottom surface side of the p-type well 107 and the p-type Si substrate 101.例文帳に追加

アナログ回路は、ｐ型ウェル１０７よりもｐ型Ｓｉ基板１０１の底面側に設けられており、ｐ型ウェル１０７およびｐ型Ｓｉ基板１０１の底面側を隔離するように構成されている、ディープｎ型ウェルを備える。 - 特許庁

A second p-type region 8 is electrically floating.例文帳に追加

第２のＰ型領域８は電気的に浮遊状態になっている。 - 特許庁

The semiconductor device is provided with a p-type Si substrate 109, a plurality of p-type wells 103a and 103b connected with each other by means of the bottom side of the p-type Si substrate 109, and an n-type well 101 formed surrounding sides of the p-type wells 103a and 103b.例文帳に追加

半導体装置は、Ｐ型Ｓｉ基板１０９と、Ｐ型Ｓｉ基板１０９の底面側を介して互いに接続する、複数のＰ型ウェル１０３ａ、１０３ｂと、Ｐ型ウェル１０３ａ、１０３ｂの側部を囲むように設けられている、Ｎ型ウェル１０１と、を備える。 - 特許庁

The semiconductor device comprises a first p-type guide layer 7 that is formed on a substrate 1 and contains a p-type impurity (Mg); and an n-type current confinement layer 8 that is formed on the first p-type guide layer 7 to contact thereto and contains an n-type impurity (Si) and the p-type impurity (Mg).例文帳に追加

半導体装置は、基板１の上に形成されたｐ型不純物（Ｍｇ）を含む第１のｐ型ガイド層７と、該第１のｐ型ガイド層７の上にそれと接するように形成され、ｎ型不純物（Ｓｉ）及びｐ型不純物（Ｍｇ）を含むｎ型電流狭窄層８とを有している。 - 特許庁

To provide a new technology for activating a p-type impurity.例文帳に追加

ｐ型不純物を活性化するための新規の技術を提供する。 - 特許庁

To prevent Mg in a p-type clad layer from diffusing into an active layer.例文帳に追加

ｐ型クラッド層のＭｇが活性層に拡散するのを抑制すること。 - 特許庁

P-type regions 2, 4 are provided on a first n-type region 1.例文帳に追加

ｐ型領域２、４は第１のｎ型領域１上に設けられている。 - 特許庁

METHOD OF FORMING LIGHT TRANSMISSIVE PART IN P-TYPE GaN LAYER例文帳に追加

ｐ型ＧａＮ層に透光性接触部を形成する方法 - 特許庁

A p^--type silicon layer 13 becoming a p^--type region 12 is formed and n-type impurities are solid-phase diffused from the sidewall of a first trench 22 formed in the p^--type silicon layer 13 into the p^--type silicon layer 13 thus forming an n^--type region 11.例文帳に追加

ｐ^-型領域１２となるｐ^-型シリコン層１３を形成し、ｐ^-型シリコン層１３に形成された第１トレンチ２２の側壁からｐ^-型シリコン層１３にｎ型の不純物を固相拡散することにより、ｎ^-型領域１１を形成している。 - 特許庁

The photoelectromotive force generated in the p-type silicon substrate 2 can be enhanced.例文帳に追加

ｐ型シリコン基板２内で発生する光起電力を大きくできる。 - 特許庁

METHOD FOR MANUFACTURING Mg DOPED P-TYPE Si AND THERMOELECTRIC CONVERSION MATERIAL例文帳に追加

Ｍｇドープｐ型Ｓｉの作製方法および熱電変換材料 - 特許庁

To increase the conductivity of a p-type buried layer.例文帳に追加

ｐ型埋込み層の伝導性を増加させる技術を提供すること。 - 特許庁

Concentration of the p-type impurity element at the specified depth at the superimposing part between the p-type impurity element region 33 and the source/drain region 35 is set lower than that of the p-type impurity element at the p-type impurity element region 33 other than the superimposing part corresponding to the specified depth.例文帳に追加

そして、ｐ型不純物元素領域３３とソース・ドレイン領域３５との重畳部分における特定深さのｐ型不純物元素の濃度を、特定深さに対応する重畳部分以外のｐ型不純物元素領域３３部分におけるｐ型不純物元素の濃度より低くしている。 - 特許庁

A p-type gate region 103 is provided on the n-type channel region 203.例文帳に追加

Ｎ型チャネル領域２０３上にＰ型ゲート領域１０３がある。 - 特許庁

The surface side of the p-type silicon layer 3 is formed with an insulating film 12.例文帳に追加

ｐ形シリコン層３の表面側には絶縁膜１２を形成してある。 - 特許庁

The deep n-type well and the p-type substrate are coupled to ground.例文帳に追加

深いｎ型ウェルおよびｐ型基板は接地電位点に接続する。 - 特許庁

A light emitting element according to the present invention includes an active layer 5 to emit light, p-type GaN layer 7 to coat the active layer 5, a p-type NiO_x film 8a formed on the p-type GaN layer 7, and an ITO film 8b formed to coat the p-type NiO_x film 8a.例文帳に追加

本発明による発光素子は、光を発生する活性層５と、活性層５を被覆するｐ−ＧａＮ層７と、ｐ−ＧａＮ層７の上に形成されたｐ−ＮｉＯ_ｘ膜８ａと、ｐ−ＮｉＯ_ｘ膜８ａを被覆するように形成されたＩＴＯ膜８ｂとを具備する。 - 特許庁

The threshold voltage of the p-type thin-film transistor 6 cannot fluctuate easily.例文帳に追加

Ｐ型薄膜トランジスタ６の閾値電圧が変動しにくくなる。 - 特許庁

A P-type high-concentration impurity diffusion layer 130 is provided in the region jointing to the ground wiring 130 of the silicon substrate 10, and a P-type semiconductor diffusion region 160 is provided in the region between the P-type high-concentration impurity diffusion layer 140 and the P-type well region 120.例文帳に追加

シリコン基板１０のグランド配線１３０を接合する領域には、Ｐ型高濃度不純物拡散層１４０が設けられ、このＰ型高濃度不純物拡散層１４０とＰ型ウエル領域１２０との間の領域には、Ｐ型半導体拡散領域１６０が設けられている。 - 特許庁

To provide a method of activating a compound semiconductor thin film into p-type one.例文帳に追加

化合物半導体薄膜のｐ型への活性化方法を提供する。 - 特許庁

The p-type electrode 112 is arranged in the light receiving surface 119.例文帳に追加

ｐ型電極１１２は、受光面１１９内に配置されている。 - 特許庁

The VCSEL 20 has a P-type contact and an N-type contact on the same surface.例文帳に追加

ＶＣＳＥＬは、同一面にｐ型とｎ型のコンタクトを有する。 - 特許庁

A p-type GaAs layer 12, an n-type GaAs layer 14, a p-type GaAs layer 16, and an n-type GaAs layer 18, are sequentially laminated on a p-type GaAs substrate 10; a cathode electrode 22 is formed on the n-type GaAs layer 18; and a gate electrode 23 is formed on the p-type GaAs layer 16.例文帳に追加

ｐ形ＧａＡｓ基板１０の上に、ｐ形ＧａＡｓ層１２，ｎ形ＧａＡｓ層１４，ｐ形ＧａＡｓ層１６，ｎ形ＧａＡｓ層１８が順次積層され、ｎ形ＧａＡｓ層１８上にカソード電極２２が、ｐ形ＧａＡｓ層１６上にゲート電極２３が形成されている。 - 特許庁

The semiconductor device is provided with a p-type Si substrate 109, a p-type annular well 181 provided at the side of an element forming surface of the p-type Si substrate 109 and an n-type annular well 183 provided at the inside of the p-type annular well 181.例文帳に追加

半導体装置は、Ｐ型Ｓｉ基板１０９と、Ｐ型Ｓｉ基板１０９の素子形成面側に設けられているＰ型環状ウェル１８１と、Ｐ型環状ウェル１８１の内側に設けられているＮ型環状ウェル１８３とを備える。 - 特許庁

At the termination section 5, there is a p-type horizontal resurf region 130.例文帳に追加

終端部５にはｐ型横型リサーフ領域１３０を設ける。 - 特許庁

Two p-type load transistors are formed in the n well 14.例文帳に追加

ｎウェル１４には、二つのｐ型負荷トランジスタが形成されている。 - 特許庁