「p=type」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

The time and temperature of annealing depends on an interval of the exposed surface of the p-type layer and a thickness of the p-type layer.例文帳に追加

アニール時間及び温度はｐ型層の露出させた面の間隔及びｐ型層の厚さに依存する。 - 特許庁

The carrier concentration of the first p-type inversion area 5a is set higher than that of second p-type inversion area 5b.例文帳に追加

第１のｐ型反転領域５ａのキャリア濃度は第２のｐ型反転領域５ｂのキャリア濃度より高く設定されている。 - 特許庁

In this case, the p-type window layer 8 is pasted on the p-type clad layer 7 by thermo-compression bonding.例文帳に追加

尚、このｐ型ウインドウ層８は、ｐ型クラッド層７上に熱圧着によって貼り付けられている。 - 特許庁

The element is constituted, by using a p-type layer where a low resistance material of the nonstoichiometric composition is bonded to a surface of the p-type layer.例文帳に追加

また、ｐ型層の表面に非化学量論的な組成の低抵抗材料を接合させたｐ型層を利用して構成しても良い。 - 特許庁

By this setup, the resistivity of the p-type layer containing Si can be reduced to 40 to 90% of that of a Si-free p-type layer.例文帳に追加

これによりp型層の抵抗率は、Siが実質的に含有されていない場合に比べて40〜90％に低減する。 - 特許庁

A p^+-type body contact region 6 and an n^+-type source region 7 are formed separately on a surface layer of the p-type base layer 5.例文帳に追加

ｐ型ベース層５の表面層には、ｐ^+型ボディコンタクト領域６とｎ^+型ソース領域７が互いに離れて設けられている。 - 特許庁

The concentration of p-type impurities of the curved part 36b of the resurf layer 36 is smaller than that of p-type impurities of the linear parts 36a and 36c.例文帳に追加

リサーフ層３６の曲線部３６ｂのｐ^—型不純物濃度は、直線部３６ａ，３６ｃのｐ^—型不純物濃度よりも薄い。 - 特許庁

A p-type base layer 23 is provided in the main cell 21, and an n-type emitter layer 24 is disposed on a part of the upper surface of the p-type base layer.例文帳に追加

メインセル２１においては、ｐ型ベース層２３を設け、その上層部分の一部にｎ型エミッタ層２４を設ける。 - 特許庁

In three kinds of photosensitive parts 202B, 202G, 202R, a p^+-type layer and an n-type layer are formed inside a p-type well.例文帳に追加

３種類の受光部２０２Ｂ，２０２Ｇ，２０２Ｒにおいて、Ｐ型ウェル内にＰ^+型層およびＮ型層が形成されている。 - 特許庁

When the signal UP is turned into a low level, the p-type MOS transistor 22a is conducted, and the p-type MOS transistor 22b is turned into the non-conductive state.例文帳に追加

信号ＵＰがローレベルになると、ｐ型ＭＯＳトランジスタ２２ａが導通して、ｐ型ＭＯＳトランジスタ２２ｂが非導通状態となる。 - 特許庁

A semiconductor light emitting device comprises an n-type region, a p-type region, and a light emitting region arranged between the n-type region and the p-type region.例文帳に追加

半導体発光装置は、ｎ型領域と、ｐ型領域と、該ｎ型領域およびｐ型領域の間に配置された発光領域とを含んでいる。 - 特許庁

A P-type guard band layer 14 is formed so as to convolute with a P+-type guard band layer 13 while containing it.例文帳に追加

Ｐ−型ガードバンド層１４がＰ＋ガードバンド層１３に重畳されこれを包含するように形成されている。 - 特許庁

An n^+-type source region 18 and a p^+-type region 19 are formed on the p-type base layer 11.例文帳に追加

ｐ型ベース層１１上にはｎ^+型ソース領域１８とｐ^+型領域１９とが形成されている。 - 特許庁

On the p-type diffusing layer 5, an n-type diffusing layer 7 as a source region and a p-type diffusing layer 6 are formed.例文帳に追加

Ｐ型の拡散層５には、ソース領域としてのＮ型の拡散層７と、Ｐ型の拡散層６とが形成されている。 - 特許庁

A differential amplifier circuit 30 is provided with a P type transistor 36 and a P type transistor 38 and operated by an input voltage VIN2D.例文帳に追加

差動増幅回路３０は、Ｐ型トランジスタ３６とＰ型トランジスタ３８とを含み、入力電圧Ｖ_IN2により動作する。 - 特許庁

In addition, the signal ground-pair transmission line 30 is connected to the source layer 4 of the transistor 10 and a P^+-type layer 8 in the P-type well 2.例文帳に追加

また、信号グランドペア伝送線路３０は、ドライバトランジスタ１０のソース層４、Ｐウエル２中のＰ^＋層８にそれぞれ接続される。 - 特許庁

To provide a manufacturing method of a semiconductor device in which p-type and n-type transistors are balanced in operating speed by improving the operating speed of the p-type transistor.例文帳に追加

ｐ型トランジスタの動作速度を高め、ｎ型トランジスタとの動作速度の均衡がとれた半導体装置の製造方法を提供する。 - 特許庁

Thus, in the p-type guide layer 14, the effective mass of the electron thereof becomes larger than that in the case where the p-type guide layer does not contain B as a group-III element.例文帳に追加

これにより、ｐ型ガイド層１４において、ＩＩＩ族元素としてＢを含まない場合と比べて電子の有効質量が大きくなる。 - 特許庁

An N-type CCD channel region 3 is provided in the P-type well region 2 and divided in a vertical direction by P+-type channel blocking regions 12.例文帳に追加

p型ウェル領域2に、n型CCDチャネル領域3が設けられ、p^+型チャネル阻止領域12で垂直方向に分割されている。 - 特許庁

A path connecting the p-type body layer 3a and the p-type active layer for body voltage application 6 is arranged in parallel to the crystal orientation <100> of the SOI layer.例文帳に追加

Ｐ型ボディ層３ａとボディ電圧印加用Ｐ型活性層６とを結ぶ経路はＳＯＩ層の結晶方位＜１００＞に平行に配置する。 - 特許庁

Consequently, a recess having a low potential for the holes is formed in the P type carrier blocking layer 4 between the P type base layer 5 and the N- type base layer 3.例文帳に追加

これによりＰ型ベース層５とＮ−型ベース層３の間のＰ型キャリア阻止層４に正孔に対して電位の低い窪み部を形成する。 - 特許庁

Although p-type carrier concentration becomes low by low temperature thermal diffusion, the p-type carrier concentration is raised to 4×10^18cm^-3 or more by the heat treatment.例文帳に追加

低温の熱拡散でｐ型キャリヤ濃度は低くなるが、熱処理をするのでｐ型キャリヤ濃度が４×１０^１８ｃｍ^−３以上に上がる。 - 特許庁

A P-type MOS high-voltage transistor 45 is equipped with a bottom N-type well 8, N-type wells 11, and P-type wells 16 formed on a silicon substrate 1.例文帳に追加

ｐＭＯＳ高電圧トランジスタ４５は、シリコン基板１にボトムｎウェル８、ｎウェル１１、およびｐウェル１６が形成されている。 - 特許庁

A p-type impurity is embedded in the groove by a selective epitaxial growth, to form a p-type epitaxial layer and then the oxide film is removed.例文帳に追加

そして、選択エピタキシャル成長によって溝部分にｐ型不純物を埋め込み、ｐ型エピタキシャル層を形成し酸化膜を除去する。 - 特許庁

The p-type semiconductor layer 2 is constituted of the p-type semiconductor layer 2 and a chalcopyrite structure semiconductor including a Ib group element, a IIIb group element and a VIb group element.例文帳に追加

ｐ形半導体層２はＩｂ族元素とＩＩＩｂ族元素とＶＩｂ族元素とを含むカルコパイライト構造半導体からなる。 - 特許庁

The stripe structure 18 is buried by a p-type InP buried layer 19, an n-type InP buried layer 20, and a p-type InP buried layer 21.例文帳に追加

ストライプ構造１８をｐ型ＩｎＰ埋込層１９、ｎ型ＩｎＰ埋込層２０およびｐ型ＩｎＰ埋込層２１で埋め込む。 - 特許庁

At this time, the p-type buried diffusion layers 43, 44, 45 are formed by diffusing them from the surface of the first p-type epitaxial layer 7.例文帳に追加

このとき、Ｐ型の埋込拡散層４３、４４、４５は１層目のエピタキシャル層７表面から拡散して形成されている。 - 特許庁

The p-type/n-type source/drain layers 37, 40 are patterned to form p-type/n-type source/drains 37a, 37b, 40a, 40b.例文帳に追加

ｐ型／ｎ型ソース・ドレイン層３７，４０をパターニングして、ｐ型／ｎ型ソース・ドレイン３７ａ，３７ｂ，４０ａ，４０ｂを形成する。 - 特許庁

A lateral insulated gate bipolar transistor (IGBT) 1 includes p-type collector regions 46, 48 and a p-type collector well region 44.例文帳に追加

横型ＩＧＢＴ１は、ｐ型のコレクタ領域４６，４８とｐ型のコレクタウェル領域４４を備えている。 - 特許庁

The first p-type body region 50a and the first p-type base region 220 are connected electrically.例文帳に追加

第１のｐ型ボディ領域５０ａと、第１のｐ型ベース領域２２０とは、電気的に接続されている。 - 特許庁

The p-type layers 2 and 12 are formed on the primary surface 11A of the n-type substrate 11, and the conductive type of the layers is p type.例文帳に追加

ｐ型層２、１２は、ｎ型基板１１の主表面１１Ａ上に形成され、導電型がｐ型である。 - 特許庁

To discriminate alarm by a smoke sensor connected to a P type receiver from alarm by a sensor of other than smoke connected to the P type receiver.例文帳に追加

Ｐ型受信機に接続される煙感知器からの発報と、Ｐ型受信機に接続される煙以外の感知器からの発報とを判別する。 - 特許庁

A P-type body layer 6 is formed on a surface of an N-type drift layer 2, and an N+type source layer 7 is formed on a surface of the P-type body layer 6.例文帳に追加

Ｎ型ドリフト層２の表面にＰ型ボディ層６を形成し、該Ｐ型ボディ層６の表面にＮ＋型ソース層７を形成する。 - 特許庁

Preferably, the method further comprises a step of adding a plurality of p-type impurities together with the n-type impurity at the time of vapor phase growing, thereby obtaining the p-type boron phosphide semiconductor layer.例文帳に追加

好ましくは、気相成長時にｎ形不純物と共に、複数のｐ形不純物を添加してｐ形リン化硼素系半導体層を得る。 - 特許庁

P type dopants are executed so that the peak position of the concentration of the P type dopants becomes deeper than the peak position of the concentration of the N type dopants.例文帳に追加

Ｐ型ドーパントの濃度のピーク位置がＮ型ドーパントの濃度のピーク位置よりも深くなるようにＰ型ドーパントを施す。 - 特許庁

Then, a resist layer is applied on the p-type substrate 1, and n-type impurity ions are implanted into the p-type substrate 1 from above the resist layer.例文帳に追加

次に、ｐ型基板１上に、レジストを形成し、レジスト上方からｎ型不純物イオンを注入する。 - 特許庁

In addition, a p-type latch-up preventing layer PL is provided between a p^+-type contact layer PC and the n-type hole barrier layer NHB.例文帳に追加

さらに、ｐ^＋型コンタクト層ＰＣとｎ型ホールバリア層ＮＨＢの間にｐ型ラッチアップ防止層ＰＬを設ける。 - 特許庁

A p^+-type diffusion region 21 constituting the ZD is formed at the center of an element to prevent an increase in total amount of p-type dopants.例文帳に追加

素子中央にＺＤを構成するＰ^+型拡散領域２１を形成し、Ｐ型不純物総量の増加を防いだ。 - 特許庁

The power supply ground-pair transmission line 20 is connected to the drain layer 3 of the driver transistor 10 and a P^+-type layer 7 in a P-type well 2.例文帳に追加

そして、電源グランドペア伝送線路２０はドライバトランジスタのドレイン層３、Ｐウエル２中のＰ^＋層７にそれぞれ接続される。 - 特許庁

To provide a method for manufacturing a semiconductor device, having a p-type semiconductor layer in which the activation rate of a p-type impurity element is high, and the specific resistance is low.例文帳に追加

ｐ型不純物元素の活性化率が高く、抵抗率の低いｐ型半導体層を有した半導体装置の製造方法を提供する。 - 特許庁

A P+type contact layer 11 is formed on the surface of the P-type body layer 6 exposed to a bottom surface of the second contact hole 10.例文帳に追加

第２のコンタクトホール１０の底面に露出したＰ型ボディ層６の表面にＰ＋型コンタクト層１１を形成する。 - 特許庁

The second impurity concentration that the p type diffusion area 21 has is lower than the first impurity concentration that the p+ type diffusion region 5 has.例文帳に追加

ｐ型拡散領域２１の有する第２の不純物濃度は、ｐ＋型拡散領域５の有する第１の不純物濃度よりも低い。 - 特許庁

The p+ type electric circuit 36 is connected by a bridge 501 constituted of each p type electrode 32 and each metallic film.例文帳に追加

ｐ^+型の電路３６が各々ｐ型の電極３２と各々金属膜から成るブリッジ５０１により接続される。 - 特許庁

The embedded layer 16 comprises an n-type (Al_xGa_1-x)_yIn_1-yP, and the p-type clad layer 14 comprises p-type Al_xGa_1-xAs.例文帳に追加

埋め込み層１６はｎ型（Ａｌ_x Ｇａ_1-x ）_y Ｉｎ_1-y Ｐにより構成され、ｐ型クラッド層１４は、ｐ型Ａｌ_z Ｇａ_1-z Ａｓにより構成されている。 - 特許庁

The concentration of the primary p-type impurity concentration distribution at the pn junction is higher than that of the secondary p-type impurity concentration distribution at the pn junction.例文帳に追加

第１のｐ型不純物濃度分布のｐｎ接合部での濃度は第２のｐ型不純物濃度分布のｐｎ接合部での濃度よりも高い。 - 特許庁