「p=type」に関連した英語例文の一覧と使い方(166ページ目) - Weblio英語例文検索

A substrate 10 of the photodetector 1A having an n-type substrate 101 and a p-type epitaxial layer 102 is provided with a photodiode array having a plurality of photodiodes 12 (n-type channel area 121), and a light incident part 13 comprising an opening part used for making light detected by the photodiodes 12 get incident.例文帳に追加

ｎ型基板１０１及びｐ型エピタキシャル層１０２を有する光検出器１Ａの基板１０において、複数のフォトダイオード１２（ｎ型チャンネル領域１２１）を有するフォトダイオードアレイと、フォトダイオード１２で検出する光を入射するために用いられる開口部からなる光入射部１３とを設ける。 - 特許庁

With this configuration, since voltage between a drain electrode 46 and a source electrode 44 is applied between the n-type drift layer 30b and the p-type protective layer 40 made of SiC which- ever is larger than Si in band gap, it can withstand voltage which is higher than the voltage applied to a region made of Si.例文帳に追加

こうすれば、ドレイン電極４６とソース電極４４との間の電圧は、主に、Ｓｉよりバンドギャップが大きいＳｉＣで形成したｐ型保護層４０とｎ型ドリフト層３０ｂとの間に印加されるので、Ｓｉから形成した領域に電圧が印加されるものより高い電圧に耐えることができる。 - 特許庁

In the pigment sensitizing type photoelectric transducer, an electrode including a semiconductor layer with pigments held thereon and an electrode paired with the said electrode are located face to face via a solid-state charge transfer layer, the semiconductor layer is a p-type semiconductor layer, and the solid-state charge transfer layer includes an organic solid-state electron transfer material.例文帳に追加

色素が担持された半導体層を含む電極と、これと対をなす電極とを固体電荷輸送層を介して対向配置させた色素増感型光電変換素子であって、半導体層がｐ型半導体層であり、かつ、固体電荷輸送層が有機固体電子輸送性材料を含むことを特徴とする光電変換素子。 - 特許庁

A step for forming a P type buried layer preceding a step for forming an N type epitaxial layer by growing an N type epitaxial layer is carried out for a portion where a scribe line is formed while masking that portion by a resist film 81A formed on an oxide film or by utilizing an oxide film 90A itself.例文帳に追加

Ｎ型エピタキシャル層を成長させて形成するＮ型エピタキシャル層形成工程より先に行うＰ型埋め込み層形成工程を、スクライブラインが形成される部分については、酸化膜上に形成したレジスト膜８１Ａによってマスキングをした状態で、或いは酸化膜自体９０Ａを利用してマスキングをした状態で行うようする。 - 特許庁

The semiconductor particulates containing indium (In) of a P type impurity, is formed as a current passage, and also houses a bulk body 20 of germanium (Ge) with a high resistor portion 23 that electric resistance is increased by constricting the current passage at a predetermined part, in a chamber 10 where the inside is maintained an inactive gas atmosphere.例文帳に追加

Ｐ型不純物であるインジウム（Ｉｎ）を含んで電流路として形成されるとともに、その所定部位に電流路を狭窄することによって電気抵抗を高くした高抵抗部２３を設けたゲルマニウム（Ｇｅ）のバルク体２０を、内部が不活性ガス雰囲気に保たれたチャンバ１０内に収容する。 - 特許庁

To provide a semiconductor light emitting element excellent in translucency as a positive electrode, capable of improving the take-out efficiency of light discharged out of an active layer and further capable of reducing an operating voltage by securing a low resistance as the positive electrode by improving the ohmic property of a p-type contact layer and the positive electrode.例文帳に追加

正電極として透光性が良好で、活性層から放出された光の取り出し効率を改善することができ、さらに、ｐ型コンタクト層と正電極とのオーミック性を向上させ、正電極として低抵抗を確保することにより、動作電圧を低減させることができる半導体発光素子を提供することを目的とする。 - 特許庁

When the transistor having the annular gate electrode 25 is reset, a source-neighboring p-type area 27 is depleted completely, so that the reset noise due to the irregularity of the residual electric charge never occurs on reset.例文帳に追加

１画素がリング状ゲート電極２５を持つトランジスタと、ゲート電極３１を持つトランジスタの２個で構成でき、また、リング状ゲート電極２５を持つトランジスタをリセットするときは、ソース近傍ｐ型領域２７は完全に空乏化するので、リセット時の残留電荷量のばらつきによるリセット雑音が発生しない。 - 特許庁

A trench region 6 is formed in a P-type silicon substrate 1, a dielectric film 7 is formed on the lower part and lower sidewall of the trench region 6, a first insulating film 9 and a contact region are formed on the upper sidewall of the trench region 6, and a conductor film 8 is formed in the trench region 6.例文帳に追加

Ｐ型シリコン基板１中にトレンチ領域６が形成され、トレンチ領域６の下部および側壁下部には誘電体膜７が形成され、トレンチ領域６の側壁上部には第１の絶縁膜９およびコンタクト領域が形成され、トレンチ領域６内は導電体膜８が形成されている。 - 特許庁

In this case, while a source electrode 15 and a drain electrode 16 for the p-type TFT, and a source electrode 14 and a drain electrode 16 for the n type TFT are all connected, the above process is performed, and then unnecessary wiring are cut by light irradiation (using a scanning laser exposure device etc) in order to constitute an arbitrary circuit.例文帳に追加

このとき、任意回路を構成するために、まずｐ型ＴＦＴ用のソース電極１５とドレイン電極１６、および、ｎ型ＴＦＴ用のソース電極１４とドレイン電極１６をそれぞれすべて繋いでおいて、上記プロセスを行い、その後、光照射（走査型レーザー露光装置など）により不要配線を切断する。 - 特許庁

Further, second polycrystalline semiconductor layers 122 and 124 and third polycrystalline semiconductor layer 126 are selectively grown on the portion of the p-type polycrystalline semiconductor film 106 exposed in the lower surface of the visor section without contacting the silicon nitride film 108, while the second semiconductor layers 112 and 114 and the third semiconductor layer 116 are grown, so that the third semiconductor layer is in contact with the third polycrystalline semiconductor layer.例文帳に追加

さらに第二の半導体層１１２、１１４、第三の半導体層１１６を成長させつつ、庇部の下面に露出したｐ型多結晶シリコン膜１０６の下方に第二の多結晶半導体層１２２、１２４、第三の多結晶半導体層１２６を、シリコン窒化膜１０８に接触しないように選択的に成長させ、第三の半導体層と、第三の多結晶半導体層を接触させる。 - 特許庁

An insulator comprising a porous polyurethane resin, styrene resin or the like containing micro bubbles is filled between a p-type thermoelectric semiconductor and an n-type thermoelectric semiconductor that constitute a thermoelectric device, thus a thermoelectric device being provided that maintains mechanical strength equal to that of a thermoelectric device having an epoxy resin filled therein and also has thermoelectric performance equal to that of a thermoelectric device not having an epoxy resin filled therein.例文帳に追加

熱電素子を構成するｐ型熱半導体とｎ型熱半導体の間にミクロな気泡を含有する多孔質のウレタン系樹脂或いはスチレン系樹脂等からなる絶縁体を充填することにより、エポキシ樹脂を充填した熱電素子と同等の機械的強度を維持しつつ、エポキシ樹脂を充填していない熱電素子と同等の熱電性能を持った熱電素子を得る。 - 特許庁

The photodetector 41 is possessed of a laminated structure composed of an N-AlInAs layer 22 of thickness 100 nm, an N-InP clad layer 23, an MQW active layer 24, a P-InP clad layer 25, a P-AlInAs layer 26 of thickness 50 nm, a P-type InP clad layer 27, and a P-GaInAs contact layer 28.例文帳に追加

受光素子は、ｎ−ＩｎＰ基板上に、膜厚１００ｎｍのｎ−ＡｌＩｎＡｓ層２２、ｎ−ＩｎＰクラッド層２３、ＭＱＷ活性層２４、ｐ−ＩｎＰクラッド層２５、膜厚５０ｎｍのｐ−ＡｌＩｎＡｓ層２６、ｐ−ＩｎＰクラッド層２７、及びｐ−ＧａＩｎＡｓコンタクト層２８の積層構造を有する。 - 特許庁

Second lower insulating films 54 of the second side wall portions 46 have a thickness thicker than that of silicon thermal oxidation films 34 of the first side wall portions 26 by the thickness of silicon oxide films 62 on an upper surface 12A of a p-type semiconductor substrate 12, and the silicon oxide films 62 do not have a part covering the side walls of the second gate electrodes 42 from a side.例文帳に追加

第２サイドウォール部４６の第２下部絶縁膜５４は、Ｐ型半導体基板１２の上表面１２Ａの上表面１２Ａの上表面１２Ａ上においてシリコン酸化膜６２の分だけ第１サイドウォール部２６のシリコン熱酸化膜３４よりも厚肉とされ、該シリコン酸化膜６２は第２ゲート電極４２の側壁を側方から覆う部分を有しない。 - 特許庁

The logic device 20 controls the voltage level of the second n-type doped region 28 by using the second gate 30, generates channel hot hole or channel hot electron in the p-type substrate 22 by controlling the voltage level of the first gate 24, changes a threshold voltage of the first gate 26 by using the channel hot hole or channel hot electron, and changes data stored in the logic device 20.例文帳に追加

ロジックデバイス２０は第二ゲート３０を利用して第二Ｎ型ドープ領域２８の電圧レベルを制御し、第一ゲート２４の電圧レベルを制御してＰ型基板２２にチャンネルホットホールまたはチャンネルホットエレクトロンを発生し、該チャンネルホットホールまたはチャンネルホットエレクトロンを利用して第一ゲート２６の閾値電圧を変え、ロジックデバイス２０に貯蔵されるデータを変える。 - 特許庁

To provide a method of manufacturing a group-III nitride semiconductor device having a p-type group-III nitride semiconductor layer, an insulating film covering a surface of the group-III nitride semiconductor and having a through hole bored, and a metal film contacting the surface of the group-III nitride semiconductor exposed on a bottom surface of the through hole, the semiconductor device being excellent ohmic contact characteristics being actualized.例文帳に追加

ｐ型のIII族窒化物半導体層と、そのIII族窒化物半導体層の表面を覆っているとともに貫通孔が形成されている絶縁膜と、貫通孔の底面に露出している前記III族窒化物半導体層の表面に接している金属膜を備えているIII族窒化物半導体装置の製造方法において、良好なオーミック特性を実現できる製造方法を提供する。 - 特許庁

Transfer gate electrodes 3, 13 are disposed on the principal surface of a semiconductor substrate SB spaced apart from each other, and a surface impurity region 7 is disposed in the surface of a p-type well region 1 located on the outer surface of the transfer gate electrode 3 in the direction of the gate length thereof, and further a PD region 6 is disposed deeper than the surface impurity region 7.例文帳に追加

半導体基板ＳＢの主面上には転送ゲート電極３および１３が間隔を開けて配設され、転送ゲート電極３のゲート長方向の側面外方のＰ型ウエル領域１の表面内には、表面不純物領域７が配設され、表面不純物領域７よりも深くＰＤ領域６が配設されている。 - 特許庁

The angles of the surfaces 5b and 6b of a TEOS film 5 and a P-type SiN film 6 formed on the resistor 4 are adjusted so that the laser light projected upon the peripheral regions 5a and 6a of the resistor 4 may reach the end section 4a of the resistor 4 by controlling the depth of the step 3c and the thicknesses of the TEOS film 5 and SiN film 6.例文帳に追加

この段差３ｃの深さと、薄膜抵抗４の上のＴＥＯＳ膜５及びＰ−ＳｉＮ膜６の膜厚とを制御することで、薄膜抵抗４の周りの領域５ａ、６ａに照射されたレーザー光が薄膜抵抗４の端部４ａに到達するように、ＴＥＯＳ膜５及びＰ−ＳｉＮ膜６の表面５ｂ、６ｂの角度を調整する。 - 特許庁

The material for which the P-type or N-type impurity semiconductor layer of thickness 2 nm-40 μm composed of poly crystalline silicon containing the dopant of boron or phosphorus or the like, and the true semiconductor layer of the thickness 2 nm-40 μm composed of the polycrystalline silicon, are laminated on a base material in the order, is used as this substrate for the photovoltaic element.例文帳に追加

硼素やりん等のドーパントを含む多結晶シリコンからなる厚さ２ｎｍ〜４０μｍのＰ型又はＮ型の不純物半導体層、及び多結晶シリコンからなる厚さ２ｎｍ〜４０μｍの真性半導体層が基材上にこの順番で積層されたものを光起電力素子用基板として用いる。 - 特許庁

The thermoelectric module comprises a plurality of Peltier elements 20 comprising thermoelectric elements 21 composed of P-type semiconductor and thermoelectric elements 22 composed of N-type semiconductor arranged between a pair of multi-layer substrates 10 and 10 facing each other, and electrodes 13 and 14 formed on the facing surface of each substrate 10 and 10 in electrically connecting P, N, P, N, in series in this order.例文帳に追加

本発明の熱電モジュールは、相対向して配置された一対の多層基板１０，１０の間に複数個のＰ型半導体よりなる熱電素子２１とＮ型半導体よりなる熱電素子２２とからなるペルチェ素子２０が配置され、各基板１０，１０の対向面に形成された電極１３，１４によりＰ，Ｎ，Ｐ，Ｎの順に電気的に直列に接続されている。 - 特許庁

A light emitting diode 10, having a semiconductor substrate 11 and a single hetero-structure formed thereon and having at least a p-type active layer 13 and an n-type clad layer 14, is formed by forming an absorption layer 12 for absorbing light emitted by a light emitting layer, and having secondary light emitting intensity lower than the semiconductor substrate 11 between the active layer 13 and the semiconductor substrate 11.例文帳に追加

半導体基板１１と、その上に形成された少なくともｐ型の活性層１３及とｎ型のクラッド層１４とを備えたシングルヘテロ構造の発光ダイオード１０において、活性層１３と半導体基板１１との間に、発光層で発光した光を吸収すると共に、半導体基板１１より二次発光強度が低い吸収層１２を形成することにより、発光ダイオード１０を構成した。 - 特許庁

The thermal infrared detection part 3 includes: on a heat insulating layer 33 of the silicon substrate 1, a temperature detection part 36 consisting of an n-type polysilicon layer (silicon layer) 34, a p-type polysilicon layer (silicon layer) 35 and an electrode 37; and an interlayer insulating film (protective film) 49 and a passivation film (protective film) 60 protecting the temperature detection part 36.例文帳に追加

熱型赤外線検出部３は、シリコン基板１の熱絶縁層３３上にｎ形ポリシリコン層（シリコン層）３４、ｐ形ポリシリコン層（シリコン層）３５および電極３７からなる温度検出部３６と、温度検出部３６を保護する層間絶縁膜（保護膜）４９およびパッシベーション膜（保護膜）６０とを備える。 - 特許庁

An organic solar cell 1 includes: a first electrode 3 formed on a substrate; a photoelectric conversion layer 5 formed on the first electrode 3 and provided with a p-type semiconductor layer 5a whose material is a molybdenum oxide and an n-type semiconductor layer 5b whose material is an electron-accepting organic semiconductor; and a second electrode 7 formed on the photoelectric conversion layer 5 and paired with the first electrode 3.例文帳に追加

有機太陽電池１は、基板上に形成された第１電極３と、その第１電極３上に形成されており、モリブデン酸化物を材質とするｐ型半導体層５ａ及び、電子受容性有機半導体を材質とするｎ型半導体層５ｂを有する光電変換層５と、その光電変換層５上に形成されており第１電極３と対をなす第２電極７と、を有する。 - 特許庁

When outputting the H level of an output signal S103 in the VDDH, the control signal S105 to be applied to the gate of the P type breakdown voltage protecting MOS transistor is obtained as a signal generated by a gate voltage generating part 104, and when outputting the H level of the output signal S103 in the VDDL, this signal is obtained as a signal in a ground level.例文帳に追加

出力信号Ｓ１０３のＨレベルをＶＤＤＨで出力する時はＰ型耐圧保護用ＭＯＳトランジスタのゲートに与える制御信号Ｓ１０５をゲート電圧発生部１０４で生成した信号とし、出力信号Ｓ１０３のＨレベルをＶＤＤＬで出力する時は接地レベルの信号とする。 - 特許庁

The present invention relates to the nitride light-emitting element comprising an n-type clad layer 30, an active layer 40, a p-type clad layer 50 and a transparent conductive film layer 60 that are sequentially laminated on a substrate 10, wherein the transparent conductive film layer 60 including a surface patterned in nanometer scale using wet etching and post-thermal-treatment without a separate etching mask.例文帳に追加

基板１０上に順次積層されたｎ型クラッド層３０、活性層４０、ｐ型クラッド層５０及び透明導電性薄膜層６０を備え、ここで、透明導電性薄膜層６０は、内部で発生した光の外部発光効率を高めるために別途のエッチングマスクなしに湿式エッチング方式とポスト熱処理によるナノメートルスケールでパターニングされた表面を有する窒化物系発光素子である。 - 特許庁

A thermo-module 10 is constituted by joining a plurality of pairs of P type thermoelectric semiconductor elements 13a and N type thermoelectric semiconductor elements 13b between a ceramic substrate 11 on the heat dissipation side and a ceramic substrate 12 on the cooling side, and joining a lead wire 15 or a post 16 for power supply to a lead wire mounting land part 112a-1 of the ceramic substrate 11.例文帳に追加

サーモモジュール１０は、放熱側のセラミック基板１１と冷却側のセラミック基板１２との間にＰ型熱電半導体素子１３ａとＮ型熱電半導体素子１３ｂを複数対接合し、セラミック基板１１のリード線取付ランド部１１２ａ−１に電力供給用のリード線１５またはポスト１６を接合して成る。 - 特許庁

The bidirectional zener diode includes multiple P-type impurity regions (or N-type impurity regions) having different concentrations from each other such that breakdown voltage when the gate side is negatively biased and breakdown voltage when the gate side is positively biased are different from each other.例文帳に追加

本願発明は、絶縁ゲート型パワー系トランジスタ等をチップ内に具備する半導体装置であって、ゲート保護素子は双方向ツェナーダイオードを具備し、前記双方向ツェナーダイオードは、そのゲート側がマイナスバイアスされたときの耐圧と、そのゲート側がプラスバイアスされたときの耐圧とは相互に異なるように、複数の濃度の異なるＰ型不純物領域（またはＰ型不純物領域）を有する。 - 特許庁

To provide a gallium nitride compound semiconductor light emitting element and its manufacturing method by which the influence on a transition active layer caused from distortion can be reduce, diffusion of magnesium as a P-type impurity Mg into the active layer by means of transition to be reduced, and the light emission efficiency and reliability be improved.例文帳に追加

窒化ガリウム系化合物半導体発光素子において、歪にて生じた転位の活性層への影響の低減及び転位を介したＰ型不純物のＭｇ（マグネシウム）の活性層への拡散の低減し、発光効率及び信頼性を向上させた窒化ガリウム系化合物半導体発光素子とその製造方法を提供する。 - 特許庁

A center region of a semiconductor device 10 includes a p-type surface layer portion semiconductor region 38 provided at a surface layer portion of an n-type semiconductor substrate 20 and electrically connected to an emitter electrode 42, and a carrier shield region 52 provided partially in the surface layer portion semiconductor region 38.例文帳に追加

半導体装置１０の中心領域は、ｎ型の半導体基板２０の表層部に設けられているとともにエミッタ電極４２に電気的に接続されているｐ型の表層部半導体領域３８と、その表層部半導体領域３８内に部分的に設けられているキャリア遮蔽領域５２を備えている。 - 特許庁

After a GaN semiconductor crystal containing p-type impurities is grown by a vapor-phase growing method, a process is provided in which, at the crystal growth temperature, an atmosphere is changed to a cooling atmosphere containing ammonia by 0.1-30 vol.%, and the semiconductor crystal is cooled in the cooling atmosphere.例文帳に追加

気相成長法によってｐ型不純物を含むＧａＮ系半導体結晶を成長させた後、その結晶成長温度において、雰囲気を、アンモニアを０．１〜３０ｖｏｌ％の割合で含む冷却用雰囲気に切り替え、該冷却用雰囲気中において前記半導体結晶を冷却する工程を有するｐ型ＧａＮ系半導体の製造方法。 - 特許庁

The semiconductor device is provided with an n-type MIS transistor 100A which is formed on a semiconductor substrate 1 and has a full silicide gate electrode 24A which is made into full silicide with nickel, and a p-type MIS transistor 100B having a full silicide gate electrode 24B which is made into full silicide with nickel.例文帳に追加

半導体装置は、半導体基板１の上に形成され、ニッケルによりフルシリサイド化されたフルシリサイドゲート電極２４Ａを有するｎ型ＭＩＳトランジスタ１００Ａと、ニッケルによりフルシリサイド化されたフルシリサイドゲート電極２４Ｂを有するｐ型ＭＩＳトランジスタ１００Ｂとを有している。 - 特許庁

The semiconductor layer 54 has an n-type first semiconductor region 24 in contact with the first main electrode 20, a p-type second semiconductor region 58 in contact with the second main electrode 2, and an n-type third semiconductor region 12 provided between the first and second semiconductor regions 24 and 58.例文帳に追加

半導体層５４は、第１主電極２０に接触しているｎ型の第１半導体領域２４と、第２主電極２に接触しているｐ型の第２半導体領域５８と、第１半導体領域２４と第２半導体領域５８の間に設けられているｎ型の第３半導体領域１２を有している。 - 特許庁

The photoelectric conversion device (photoelectric conversion element 100) includes a photoelectric conversion layer 3 including an n-type semiconductor and a p-type semiconductor, and the photoelectric conversion layer 3 forms an optical electric field within the layer and includes an electric field formation region 4 including a part smaller than the wavelength of incident light, thus improving photoelectric conversion characteristics in the photoelectric conversion layer 3.例文帳に追加

本発明は、光電変換デバイス（光電変換素子１００）又は太陽電池等に関し、ｎ型半導体及びｐ型半導体を含む光電変換層３を備えるようにすると共に、この光電変換層３が、層内に光電場を形成すると共に入射光の波長よりも小さい部分を含む電場形成領域４を有するようにし、光電変換層３における光電変換特定の改善を図るようにしたことに特徴がある。 - 特許庁

Furthermore, various materials for fabricating nanowires, thin films including p-type doping nanowires and n-type doping nanowires, nanowire heterostructures, light emitting nanowire heterostructures, flow masks for arranging nanowires on substrates, nanowire spraying techniques for forming nanowires as a film, techniques for reducing or eliminating phonon scattering of electrons in nanowires, and techniques for reducing surface levels in nanowires are described.例文帳に追加

さらに、ナノワイヤを製造するための様々な材料、ｐ型ドーピングナノワイヤおよびｎ型ドーピングナノワイヤを含む薄膜、ナノワイヤヘテロ構造、発光ナノワイヤヘテロ構造、ナノワイヤを基板上に配置するためのフローマスク、ナノワイヤを成膜するためのナノワイヤ噴霧技術、ナノワイヤにおける電子のフォノン散乱を減少または除去するための技術、および、ナノワイヤにおける表面準位を減少させるための技術が、説明される。 - 特許庁

A semiconductor substrate is equipped with a first semiconductor and a second semiconductor formed over the first semiconductor, the second semiconductor having either an impurity which exhibits P-type conductivity or first-impurity atoms which exhibit N-type conductivity and further having second-impurity atoms which bring the Fermi level of the second semiconductor having the first-impurity atoms near to the Fermi level of the second semiconductor having no first-impurity atoms.例文帳に追加

第１半導体と、第１半導体の上方に形成された第２半導体とを備え、第２半導体は、Ｐ型の伝導型を示す不純物またはＮ型の伝導型を示す第１不純物原子と、第２半導体が第１不純物原子を有する場合のフェルミ準位を、第２半導体が第１不純物原子を有しない場合のフェルミ準位に近づける第２不純物原子とを有する半導体基板を提供する。 - 特許庁

The method of manufacturing the conductive silicon nitride film includes: a first step of forming a microcrystalline silicon film doped into an n-type or a p-type; and a second step of forming the conductive silicon nitride film by irradiating the microcrystalline silicon film with plasma including nitrogen to nitride the microcrystalline silicon film; wherein a dilution rate of material gas, introduced when forming the microcrystalline silicon film in the first step, is 150 to 600.例文帳に追加

本発明の導電性窒化シリコン膜の製造方法は、ｎ型またはｐ型にドーピングされた微結晶シリコン膜を形成する第１ステップと、該微結晶シリコン膜に対し、窒素を含むプラズマを照射して微結晶シリコン膜を窒化することにより、導電性窒化シリコン膜を形成する第２ステップとを含み、第１ステップにおいて、微結晶シリコン膜を形成するときに導入される材料ガスの希釈率は、１５０以上６００以下であることを特徴とする。 - 特許庁

The semiconductor device further comprises, on the overcoat layer, a photoelectric conversion layer having a p-type semiconductor film, an i-type semiconductor film, and an n-type semiconductor film; and one end portion of the photoelectric conversion layer is in contact with the first electrode, and an end portion of the color filter lies inside the other end portion of the photoelectric conversion layer.例文帳に追加

絶縁表面上に、第１の電極と第２の電極と、前記第１の電極と第２の電極との間にカラーフィルタと、前記カラーフィルタを覆ってオーバーコート層と、前記オーバーコート層上に、ｐ型半導体膜、ｉ型半導体膜及びｎ型半導体膜を有する光電変換層と、前記光電変換層の端部の一方は、前記第１の電極と接しており、前記カラーフィルタの端部は、前記光電変換層の端部の他方より内側にある半導体装置に関する。 - 特許庁

A field effect transistor uses carbon nanotubes as channels, wherein the drain electrode and the source electrode are connected in series with a plurality of carbon nanotubes, and carbon nanotubes 1, in contact with the gate via a gate insulating layer, are doped to have an n-type or a p-type, and carbon nanotubes 2, in contact with the source and drain electrodes, are doped in a complementary fashion with the carbon nanotubes 1.例文帳に追加

本発明に係る電界効果型トランジスタは、カーボンナノチューブをチャネルに用いる電界効果型トランジスタにおいて、ドレイン電極とソース電極が複数のカーボンナノチューブで直列に接続されていて、ゲートとゲート絶縁層を介して接しているカーボンナノチューブ１がｎ型またはｐ型にドーピングされて、ソースおよびドレイン電極と接触しているカーボンナノチューブ２がカーボンナノチューブ１とは相補的にドーピングされていることを特徴とする。 - 特許庁

On a semiconductor substrate including N-type drift layer 11, IGBT regions 1 acting as an IGBT element and diode regions 2 acting as a diode element are alternatingly and repeatedly laid out, and P-type Schottky contacts 24 drawing out holes from the N-type drift layer 11 are provided in the surface part of the N-type drift layer 11 located on the most IGBT region 1 side among the diode region 2.例文帳に追加

Ｎ−型ドリフト層１１を含む半導体基板にＩＧＢＴ素子として動作するＩＧＢＴ領域１とダイオード素子として動作するダイオード領域２とが交互に繰り返しレイアウトされており、ダイオード領域２のうちもっともＩＧＢＴ領域１側であって、Ｎ−型ドリフト層１１の表層部に、Ｎ−型ドリフト層１１からホールを引き抜くＰ型のショットキーコンタクト領域２４を設ける。 - 特許庁

In the fabrication process of a vertical MOSFET, an n-type vertical MOSFET becoming an actual product and a p-type lateral MOSFET for evaluation having a gate electrode structure identical to that of the vertical MOSFET are fabricated on the same semiconductor substrate 11 by performing ion implantation for forming the source region 17 of the vertical MOSFET while masking the forming region of the lateral MOSFET.例文帳に追加

縦型ＭＯＳＦＥＴの製造プロセスにおいて、横型ＭＯＳＦＥＴの形成領域をマスクした状態で、縦型ＭＯＳＦＥＴのソース領域１７を形成するためのイオン注入をおこなうことにより、同一半導体基板１１上に、実際の製品となるｎ型の縦型ＭＯＳＦＥＴとともに、その縦型ＭＯＳＦＥＴと同じゲート電極構造を有する評価用のｐ型の横型ＭＯＳＦＥＴを作製する。 - 特許庁

The light-emitting element 100 includes a pair of electrodes 2 and 7, a light-emitting layer 5 provided between the pair of electrodes 2 and 7 and having a donor-acceptor pair light emitting function, a buffer layer 4 and a carrier injection layer 3 containing a p-type semiconductor in this order.例文帳に追加

一対の電極２，７と、一対の電極２，７間に配置された、ドナー・アクセプター対発光機能を有する発光層５と、バッファ層４と、ｐ型半導体を含むキャリア注入層３と、をこの順で備える発光素子１００であって、発光素子１００のエネルギーバンド図において、発光層５の価電子帯頂部のエネルギーレベルをＶＢＭ_ｉ（ｅＶ）及びキャリア注入層３の価電子帯頂部のエネルギーレベルをＶＢＭ_ｐ（ｅＶ）としたときに、バッファ層４の価電子帯が、下記式（１）の条件を満たすエネルギーレベルＶＢＭ_ｂ（ｅＶ）の価電子帯頂部を有することを特徴とする。 - 特許庁

A multilayer reflection film electrode has a reflection electrode layer 122 laminated on a p-type semiconductor later 100, an agglomeration preventing electrode layer 126 laminated on the reflection electrode layer 122 to prevent an agglomeration phenomenon of the reflection electrode layer 122, and a diffusion preventing electrode layer 124 inserted between the reflection electrode layer 122 and the agglomeration preventing electrode layer 126 to prevent the diffusion of the agglomeration preventing electrode layer 126.例文帳に追加

ｐ型半導体層１００上に積層される反射電極層１２２、反射電極層１２２の集塊現象を防止するために反射電極層１２２上に積層される集塊防止電極層１２６、及び集塊防止電極層１２６の拡散を防止するために反射電極層１２２と集塊防止電極層１２６との間に挿入された拡散防止電極層１２４を備える多層反射膜電極である。 - 特許庁

Then, a spin-on glass 7 is applied to the recessed and projecting surface of a first substrate 2, and a number of spherical Si consisting of an n-type layer 52 and a p-type part 51 are arranged.例文帳に追加

すなわち、球状または棒状の複数の半導体結晶を、周期的な凹凸構造を持つ第一の基板上に配置された構造を持たせ、該第一の基板に構成された周期的な凹凸構造上に第一の導電層を配置し、該第一の導電層に対し、上記球状または棒状の半導体結晶の一部を電気的に接触させ、該第一の導電層と接触した、球状または棒状の半導体結晶の一部とは異なる部分の半導体結晶の一部に電気的に接触した第二の導電層を配置した構成としている。 - 特許庁

To reduce damage to a base layer due to plasma by a method wherein at least one buffer layer out of buffer layers, which respectively have an optical gap lower than a specified value and exist between the P-type semiconductor layer and the intrinsic semiconductor layer and between the N-type semiconductor layer and the intrisic semiconductor layer in a semiconductor layer, is provided in the semiconductor layer.例文帳に追加

短波長光の有効利用が可能ないわゆるワイドギャップ半導体層を有する光起電力素子のように、ｎ型半導体層、及びｐ型半導体層が真性半導体層を挟んで積層されてなり、前記ｎ型半導体層の光学ギャップ（Ｅｇ_n）、及び前記ｐ型半導体層の光学ギャップ（Ｅｇ_p）の少なくとも一方が前記真性半導体層の光学ギャップ（Ｅｇ_i）よりも小さい半導体層を有する光起電力素子において、、その開放電圧や短絡電流等の特性を改良する。 - 特許庁

In the method for preparing a transistor having a semiconductor containing source and drain regions and a channel formation regions, a gate insulated film in contact with the semiconductor, and a gate electrode in contact with the gate insulated film; the source and drain regions are formed by adding N or P type impurities in the semiconductor and then radiating an Nd: YAG laser beam onto the semiconductor having the impurities added therein.例文帳に追加

ソース領域、ドレイン領域及びチャネル形成領域を含む半導体、該半導体に接したゲート絶縁膜並びに該ゲート絶縁膜に接したゲート電極を有するトランジスタの作製方法において、前記ソース領域及び前記ドレイン領域は、半導体にＮ型もしくはＰ型の不純物を添加した後、前記不純物が添加された半導体にＮｄ：ＹＡＧレーザー光を照射して形成されることを特徴とするトランジスタの作製方法。 - 特許庁

In the semiconductor device, having a gate-drain overlapped structure composed of a first gate electrode 3 and second gate electrodes 6 arranged via an insulation film 5 on a gate insulation film 2 formed on a p-type semiconductor substrate 1, the first gate electrode 3 and the second gate electrodes 6 are connected electrically through a first titanium silicide film 10 formed for bridging the second gate electrodes 6 from the first gate electrode 1.例文帳に追加

Ｐ型の半導体基板１上に形成されたゲート絶縁膜２上に第１のゲート電極３と第２のゲート電極６とが絶縁膜５を介して並設されて成るゲート・ドレインオーバーラップ型構造を有する半導体装置において、前記第１のゲート電極３と第２のゲート電極６とが、当該第１のゲート電極３から第２のゲート電極６に跨るように形成された第１のチタンシリサイド膜１０により、電気的に接続されていることを特徴とする。 - 特許庁