「p=type」に関連した英語例文の一覧と使い方(158ページ目) - Weblio英語例文検索

The method of manufacturing the photoelectric conversion material includes a step of forming a p-n homojunction or a p-n heterojunction by applying a heat treatment to a base material, made of a p-type chalcopyrite compound semiconductor containing sulfur and/or selenium in an atmosphere containing organic metal zinc compound and/or organic metal cadmium compound.例文帳に追加

光電変換材の製造方法は、硫黄および／またはセレンを含有するｐ型カルコパイライト型化合物半導体よりなる母材薄膜を、有機金属亜鉛化合物および／または有機金属カドミウム化合物を含有する雰囲気中において熱処理することにより、ｐｎホモ接合またはｐｎヘテロ接合を形成させる工程を含むことを特徴とする。 - 特許庁

The nitride system semiconductor light emitting diode has a light transmitting ohmic electrode 406 formed on a nitride semiconductor element layer comprising an active layer, a dielectric layer 407 formed on the light transmitting p-type ohmic electrode 406, and a light reflecting metallic layer 409 formed on the dielectric layer 407.例文帳に追加

窒化物系半導体発光ダイオードは、活性層を含む窒化物系半導体素子層上に形成された光透過性オーミック電極４０６と、光透過性ｐ型オーミック電極４０６上に形成された誘電体層４０７と、誘電体層４０７上に形成された光反射金属層４０９とを備える。 - 特許庁

To provide an epitaxial wafer with high gettering capability by increasing BMD density more than before which has an epitaxial layer grown on a P-type silicon single-crystal wafer with a high dopant concentration and a low resistivity of 0.02 Ω cm or lower.例文帳に追加

ドーパント濃度が高く、０．０２Ω・ｃｍ以下のような低い抵抗率を有するＰ型のシリコン単結晶ウェーハにエピタキシャル層を成長させたエピタキシャルウェーハであって、従来よりもＢＭＤ密度を増大させることにより、高いゲッタリング能力を有するエピタキシャルウェーハを提供する。 - 特許庁

The method of manufacturing the semiconductor storage device includes steps of: forming a silicon diode by sequentially depositing p-type silicon and n-type silicon in order; forming pillars by selectively removing the silicon diode; arranging a solution including perhydrosilazane polymer at peripheries of the pillars; and forming a silicon oxide film by heating the solution.例文帳に追加

半導体記憶装置の製造方法において、ｐ形シリコン及びｎ形シリコンを順次堆積させることにより、シリコンダイオードを形成する工程と、前記シリコンダイオードを選択的に除去してピラーを形成する工程と、前記ピラーの周囲に過水素化シラザン重合体を含む溶液を配置する工程と、前記溶液を加熱することにより、シリコン酸化膜を形成する工程と、を実施する。 - 特許庁

The organic photoelectric conversion element includes a cathode, an anode, and a bulk heterojunction layer where a p-type semiconductor material and an n-type semiconductor material are mixed, and a layer containing a compound having a partial structure represented by general formula (1) is provided between the cathode and anode.例文帳に追加

陰極、陽極、及びｐ型半導体材料とｎ型半導体材料が混合されたバルクヘテロジャンクション層を有する有機光電変換素子であって、該陰極と陽極の間に、下記一般式（１）で表される部分構造を有する化合物を含有する層を有することを特徴とする有機光電変換素子。 - 特許庁

To provide a method of manufacturing a power semiconductor device that makes an impurity concentration of an n-type buffer layer low to prevent a resistivity profile of an epitaxial layer from deteriorating, and enables minority carriers supplied from an p-type semiconductor substrate to an n^--type drift layer to be controlled.例文帳に追加

ｎ型バッファ層の不純物濃度の低濃度化を可能にしてエピタキシャル層の抵抗率プロファイルの劣化を防止し、かつｐ型半導体基板からｎ^−型ドリフト層に供給される少数キャリアの制御をも可能にした電力用半導体装置の製造方法を提供することを主目的とする。 - 特許庁

The semiconductor device comprises at least a first semiconductor layer 101 being a p-type without using magnesium as dopant, a second semiconductor layer 102 that is formed on the first semiconductor layer 101 and composed of a first nitride semiconductor of undoped, and a third semiconductor layer 103 that is formed on the second semiconductor layer 102 and composed of a second nitride semiconductor.例文帳に追加

ドーパントとしてマグネシウムを用いることなくｐ型とされた第１半導体層１０１と、第１半導体層１０１の上に形成されたアンドープの第１窒化物半導体からなる第２半導体層１０２と、第２半導体層１０２の上に接して形成された第２窒化物半導体からなる第３半導体層１０３とを少なくとも備える。 - 特許庁

In the substrate type optical waveguide device, two Bragg grating patterns 12, 13 are positioned in different regions in a cross section orthogonal to a light guide direction, and formed in a region arranged along the light guide direction, and a waveguide core 10 has P-type and N-type semiconductor regions 10a, 10b.例文帳に追加

二通りのブラッググレーティングパターン１２，１３が光の導波方向と直交する断面において互いに異なる領域に位置し、かつ光の導波方向に沿って並列した領域に形成され、かつ、導波路コア１０がＰ型及びＮ型の半導体領域１０ａ，１０ｂを有する基板型光導波路素子である。 - 特許庁

Thus, there is provided an SOI substrate provided with the implanted insulation layer 5 on the bottom surface of the trench 30, the P+type implanted collector layer 6, the Ntype buffer layer 7, the Ntype drift layer 8a and the like which are exposed on the substantially same level plane.例文帳に追加

埋め込み絶縁膜５上をポリシリコン膜３で被覆し、該ポリシリコン膜３と絶縁膜２を介してＰ型半導体基板１を貼り合わせた後、ダミー半導体基板１６を除去し、略同一平面状に露出するトレンチ３０底面の埋め込み絶縁膜５、Ｐ＋型埋め込みコレクタ層６、Ｎ型バッファ層７、Ｎ型ドリフト層８ａ等を具備するＳＯＩ基板を形成する。 - 特許庁

A cap electrode CAP is provided on an insulation layer 6 covering the capacitance electrode FGC2 of the capacitor C, so that the capacitor part C has total capacitance of a capacitance between the capacitance electrode FGC2 and a p-type well HPW1 and a capacitance between the cap electrode CAP and the capacitance electrode FGC2.例文帳に追加

容量部Ｃの容量電極ＦＧＣ２を覆う絶縁層６上にキャップ電極ＣＡＰを設けることにより、容量部Ｃは、容量電極ＦＧＣ２とｐ型のウエルＨＰＷ１との間の容量およびキャップ電極ＣＡＰと容量電極ＦＧＣ２との間の容量を加算した容量を有する。 - 特許庁

A p-type ZnO nanostructure containing phosphorus which is oriented and grown on the c-plane of the surface of a sapphire single crystal substrate is formed by irradiating with a laser beam a ZnO target containing P (phosphorus) arranged in an inner part of a reaction vessel whose pressure and temperature are controlled, using a microcrystal derived from particulates produced by laser ablation as a nucleus.例文帳に追加

圧力及び温度が制御された反応容器の内部に配置されたＰ（リン）を含有するＺｎＯターゲットにレーザー光を照射し、レーザーアブレーションにより生成した微粒子に由来する微結晶を核としてサファイア単結晶基板表面のｃ面に配向成長したリンを含有するｐ型ＺｎＯナノ構造体が形成される。 - 特許庁

The solar cell includes first and second electrodes 111 and 119 spaced apart from each other, and a photoelectric conversion layer 115 which is a layer adapted to form a pn junction between the first electrode 111 and the second electrode 119 and is made up of a p-type material including an organic material and a n-type material 116 including organic nanowires.例文帳に追加

互いに離隔されるように配置される第１電極及び第２電極１１１、１１９と、前記第１電極１１１と第２電極１１９との間でｐｎ接合を形成する層であって、有機物を含むｐ型物質及び有機ナノワイヤーを含むｎ型物質１１６からなる光電変換層１１５と、を備える。 - 特許庁

A p electrode 6 as one electrode in a pair of electrodes brought into contact with each of the n-type nitride semiconductor layer 3 and the p-type nitride semiconductor layer 5 consists of a transparent electrode including a transparent metallic layer 61 formed of a metal material whose optical absorption coefficient to the ultraviolet light having the luminescent wavelength is ≤5×10^4 cm^-1.例文帳に追加

ｎ形窒化物半導体層３およびｐ形窒化物半導体層５それぞれに接触する一対の電極のうちの一方の電極であるｐ電極６が、発光波長の紫外光に対する光吸収係数が５×１０^４ｃｍ^−１以下である金属材料により形成された透明金属層６１を有する透明電極からなる。 - 特許庁

To manufacture a horizontal silicon carbide power device by forming self-aligned shallow implantation region and deep implantation region, comparatively fixing an n-type dopant having a low diffusivity of the shallow implantation region, sufficiently diffusing a p-type dopant having a high diffusivity of the deep implantation region, and forming a p base region forming a well controlled channel around an n-type source.例文帳に追加

自己整列した浅い注入領域及び深い注入領域を形成し、浅い注入領域の低い拡散率を有するｎ型ドーパントを比較的固定すると共に、深い注入領域の高い拡散率を有するｐ型ドーパントを十分に拡散させ、良く制御されたチャネルを形成するｐベース領域をｎ型ソースの周りに形成して横型炭化シリコンパワーデバイスを製造する。 - 特許庁

In the semiconductor device having an N-type MOS transistor for ESD protection with a shallow trench structure for element separation, an N-type region having sides and bottom surrounded by a P-type region contacting a drain region of the N-type MOS transistor for ESD protection, and receiving a signal from an external connection terminal, is formed.例文帳に追加

素子分離にシャロートレンチ構造を有するＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置において、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域に接したＰ型の領域に側面および底面を囲まれた前記外部接続端子からの信号を受けるＮ型の領域を形成した。 - 特許庁

The diode includes a semiconductor substrate 11 constituted of an N^+ semiconductor layer 1 and an N^- semiconductor layer 2, a P- type anode region 15 formed by selectively diffusing an impurity into an outer surface of the N^- semiconductor layer 2, and an anode electrode 17 conducting with the anode region 15 via a contact region 17c in the anode region 15.例文帳に追加

Ｎ^＋半導体層１及びＮ^−半導体層２からなる半導体基板１１と、Ｎ^−半導体層２の外面に対する選択的な不純物拡散により形成されたＰ型のアノード領域１５と、アノード領域１５内のコンタクト領域１７ｃを介してアノード領域１５と導通するアノード電極１７とを備える。 - 特許庁

The method of manufacturing the GaN-based LED element includes: a step of forming a first metal film containing a specified metal on a portion of an upper surface of the TCO film; and the step of partially increasing the resistance between the p-type contact layer and the TCO film in the region below the first metal film by thermally processing a semiconductor wafer.例文帳に追加

特定の金属を含有する第１金属膜をＴＣＯ膜の上面の一部に形成する工程と、半導体ウェハを熱処理することによって、ｐ型コンタクト層とＴＣＯ膜との間の抵抗を前記第１金属膜の下方の領域において部分的に増加させる工程と、を含むＧａＮ系ＬＥＤ素子の製造方法が提供される。 - 特許庁

Also, a PN junction is formed between the N-type semiconductor substrate 1N and a P-type first semiconductor region 1PA, thereby forming each of photodiodes D1, the semiconductor substrate 1N is electrically connected to a first electrode E1, and the first semiconductor region 1PA is connected to a surface electrode E3 via a second semiconductor region 1PB.例文帳に追加

また、Ｎ型の半導体基板１ＮとＰ型の第１半導体領域１ＰＡとの間に、ＰＮ接合が構成されることで、フォトダイオードＤ１が形成され、半導体基板１Ｎは第１電極Ｅ１に電気的に接続され、第１半導体領域１ＰＡは、第２半導体領域１ＰＢを介して、表面電極Ｅ３に接続されている。 - 特許庁

The semiconductor device 1 has, on an N^--type silicon substrate 2 (the drain region), a field clamp diode structure formed by forming an active region 4 as a functional element formation region provided in an inner region and a P^+-type low-resistance region 5 formed at the outermost peripheral portion of the active region 4 that continuously surrounds the active region 4.例文帳に追加

この半導体装置１は、Ｎ^-型のシリコン基板２（ドレイン領域）の上に、内方の領域に設けられた機能素子形成領域であるアクティブ領域４と、アクティブ領域４の最外周部に、アクティブ領域４を取り囲むように連続して形成されたＰ^+型の低抵抗領域５とが形成されてなるフィールドクランプダイオード構造を有している。 - 特許庁

The p-type compound semiconductor layer which is fine and has high crystallinity is easily manufactured by reducing the nanoink laminate film formed by laminating: a film formed of nanoink comprising a nanoink precursor, a resin, and a liquid organic compound with C3-C18; and a film formed of nanoink comprising a hydroxide of Cu or Zn and a liquid organic compound.例文帳に追加

ナノインク前駆体と樹脂とＣ３〜Ｃ１８の液体状有機化合物とからなるナノインクにより製膜される膜と、Ｃｕ又はＺｎの水酸化物と液体状有機化合物からなるナノインクにより製膜される膜との積層により製膜されるナノインク積層膜の還元により、緻密であって、結晶性の高いｐ型化合物半導体層が容易に製造される。 - 特許庁

In a thermoelectric conversion module having high productivity and a laminated structure by further forming the electrodes 4 on main surfaces of the semiconductor elements 1 and 2, it is possible to reduce resistance between the p-type semiconductor element 1 and the electrode 4 and between the n-type semiconductor element 2 and the electrode, and thus, there is provided a thermoelectric conversion module having high conversion efficiency.例文帳に追加

生産性の高い、積層体構造の熱電変換モジュールにおいて、さらに半導体素子１，２の主面に電極４を形成することで、ｐ型半導体素子１およびｎ型半導体素子２と電極４との間の抵抗を低減することができ、変換効率の高い熱電変換モジュールを提供することができる。 - 特許庁

The semiconductor device includes: an element-isolation insulating film 30 formed on a major surface 10a of a semiconductor layer 10, and having a first opening 38N and a second opening 38P; an n-type MOSFET 101N provided in the first opening; and a p-type MOSFET 101P provided in the second opening.例文帳に追加

半導体層１０の主面１０ａに形成され、第１開口部３８Ｎと第２開口部３８Ｐとを有する素子分離絶縁膜３０と、第１開口部の内側に設けられたｎ型ＭＯＳＦＥＴ１０１Ｎと、第２開口部の内側に設けられたｐ型ＭＯＳＦＥＴ１０１Ｐと、を備えた半導体装置を提供する。 - 特許庁

An impurity adjustment region 119 with P-type impurities introduced in the heavily doped part 115b is formed in a collector region 116 side part, and carrier (electron) concentration of the part is reduced, whereby the efficiency of minority carrier injection into the buffer region 115 and the drift region 104 from the collector region 116 is improved, and the on-voltage is reduced.例文帳に追加

一方、高不純物濃度部分１１５ｂ中にＰ型不純物を導入した不純物調整領域１１９をコレクタ領域１１６側部に設け、この部分のキャリア（電子）濃度を低減させることで、コレクタ領域１１６からバッファ領域１１５、ドリフト領域１０４への少数キャリア注入効率を向上させ、オン電圧を低減させる。 - 特許庁

The diode 10 has a p-type anode region 20 formed in a range including the upper surface of a semiconductor substrate 12, an n-type cathode region 22 formed at the underside of the anode region, and an n-type breakdown voltage region so formed around the anode region in the range including the upper surface of a semiconductor substrate as to be continuous to the cathode region.例文帳に追加

半導体基板１２の上面を含む範囲に形成されているｐ型のアノード領域２０と、アノード領域の下側に形成されているｎ型のカソード領域２２と、カソード領域と連続しており、半導体基板の上面を含む範囲においてアノード領域の周囲に形成されているｎ型の耐圧領域を有するダイオード１０。 - 特許庁

A photoelectric conversion device comprises: a light-transmitting photoelectric conversion element including an n-type semiconductor layer, an intrinsic semiconductor layer, and a p-type semiconductor layer; a voltage conversion element which overlaps with the photoelectric conversion element and which has an oxide semiconductor film in a channel formation region; and a conductive element which electrically connects the photoelectric conversion element and the voltage conversion element.例文帳に追加

透光性を有し、ｎ型半導体層、真性半導体層、及びｐ型半導体層を有する光電変換素子と、当該光電変換素子と重畳し、酸化物半導体膜をチャネル形成領域に有する電圧変換素子と、当該光電変換素子及び電圧変換素子を電気的に接続する導電素子とを有する光電変換装置に関する。 - 特許庁

This semiconductor device includes a first group III-V nitride semiconductor layer 12 and a second group III-V nitride semiconductor layer 13 having a large bandgap relative to that of the first group III-V nitride semiconductor layer 12, a third group III-V nitride semiconductor layer 21 having a p-type conductivity, and first ohmic electrodes 14, all of which are sequentially formed on a substrate 11.例文帳に追加

半導体装置は、基板１１の上に順次形成された、第１のIII−Ｖ族窒化物半導体層１２及び第１のIII−Ｖ族窒化物半導体１２と比べてバンドギャップが大きい第２のIII−Ｖ族窒化物半導体層１３と、ｐ型の導電型を有する第３のIII−Ｖ族窒化物半導体層２１と、第１のオーミック電極１４とを備えている。 - 特許庁

The potential difference between the Schottky electrode 3 and a cathode electrode 4 varies, and thereby a condition where current is carried between the Schottky electrode 3 and the cathode electrode 4 and a condition where the n^- semiconductor layer 2 surrounded by the p-type semiconductor layers 5a, 5b is formed into a depletion layer to cut a current path between the Schottky electrode 3 and the cathode electrode 4 can be selected.例文帳に追加

ショットキー電極３とカソード電極４との電位差が変化することにより、ショットキー電極３とカソード電極４との間に電流を流す状態と、ｐ型半導体層５ａ，５ｂに囲まれるｎ^-半導体層２を空乏層化させてショットキー電極３とカソード電極４との間の電流経路を遮断する状態とを選択可能である。 - 特許庁

Ion implantation of arsenic ions or the like is performed from the upper part of the trench 3 having the composition in parallel with the trench sidewall 3a and vertically or at a certain angle to a P-type well layer 1 to form the N+ type source layer 4 opposed to a floating gate FG6 extended from the bottom of the trench 3 to the trench sidewall 3b over a wide area.例文帳に追加

かかる構成のトレンチ３の上部からトレンチ側壁３ａに平行で、且つＰ型ウエル層１に垂直又は角度をもった砒素イオン等のイオン注入を行い、トレンチ３底面からトレンチ側壁３ｂに延在するフローティングゲートＦＧ６と広い面積で対峙するＮ＋型ソース層４を形成する。 - 特許庁

An inverter is configured to receive an input from the output voltage node and is configured to generate a cut-off signal, wherein the pull-down n-type threshold device is configured to be switched on in dependence on the control signal, and the pull-down p-type threshold device is configured to be switched off in dependence on the cut-off signal.例文帳に追加

インバータは、出力電圧ノードから入力を受け取るように構成され、カットオフ信号を生成するように構成され、プルダウンｎ型閾値デバイスは、制御信号に依存してオンに切り替えられるように構成され、プルダウンｐ型閾値デバイスは、カットオフ信号に依存してオフに切り替えられるように構成される。 - 特許庁

By forming a potential barrier forming p-type layer 24 in a region in a p-well other than a region below a gate of a first MOS transistor 22, when charges are stored, the charges overflowing from a photo diode 21 can be made to flow into a channel 31 even if the first transfer MOS transistor 22 is turned off without fail as much as possible.例文帳に追加

第１のＭＯＳトランジスタ２２のゲートの下方の領域を除くＰウェル内の領域にポテンシャル障壁形成用Ｐ型層２４を形成することにより、電荷を蓄積する際に、第１の転送ＭＯＳトランジスタ２２を可及的に確実にオフしても、フォトダイオード２１から溢れた電荷を経路３１に流入させることができるようにする。 - 特許庁

The method includes a first process for injecting N-type impurities in a dicing portion in a P-type semiconductor region, at the rear face of the semiconductor wafer; a second process for forming the first layer over the entire rear face of the semiconductor wafer; and a third process for forming the second layer, on the rear face of the first layer by a wet plating method.例文帳に追加

この方法は、半導体ウェハの裏面のＰ型の半導体領域のダイシング部に、Ｎ型の不純物を注入する第１工程と、半導体ウェハの裏面全体に第１層を形成する第２工程と、湿式めっき法によって第１層の裏面に第２層を形成する第３工程とを含んでいる。 - 特許庁

A MOSFET as a semiconductor device includes an SiC wafer of n-type conductivity, a plurality of p bodies 21 of p-type conductivity so formed as to include a first main surface 20A of the SiC wafer, and n^+ source regions 22 of n-type conductivity each of which is formed in a region surrounded by each of the p bodies 21 when viewed planely.例文帳に追加

半導体装置であるＭＯＳＦＥＴは、導電型がｎ型であるＳｉＣウェハと、ＳｉＣウェハの第１の主表面２０Ａを含むように形成された導電型がｐ型の複数のｐボディ２１と、平面的に見て複数のｐボディ２１のそれぞれに取り囲まれる領域内に形成された導電型がｎ型のｎ^＋ソース領域２２とを備えている。 - 特許庁

The method for manufacturing the light receiving element array 1 having a plurality of light receiving regions 21, includes the steps of: growing the light receiving layer 7 on an n-type InP substrate 3; growing an InP window layer on the light receiving layer 7; and diffusing a p-type impurity in regions, in the window layer 11, corresponding to the plurality of light receiving regions 21.例文帳に追加

複数の受光領域２１を備える受光素子アレイ１を製造する方法であって、ｎ型ＩｎＰ基板３上に受光層７を成長させる工程と、受光層７上にＩｎＰ窓層１１を成長させる工程と、窓層１１における複数の受光領域２１に相当する領域にｐ型不純物を拡散させる工程とを含む。 - 特許庁

In epitaxial growth of a p-type compound semiconductor film to which zinc is doped, an Sb-containing raw material (for example, trisdimethylaminoantimony; TDMASb) in a supply amount within a predetermined range is supplied together with a zinc-containing raw material (for example, diethyl zinc; DEZn) so as to increase an amount of incorporation of zinc into the compound semiconductor film (for example, InGaAs film).例文帳に追加

亜鉛をドープするｐ型化合物半導体膜のエピタキシャル成長時に、亜鉛含有原料（例えば、ジエチル亜鉛；ＤＥＺｎ）と共に所定範囲の供給量のＳｂ含有原料（例えば、トリスジメチルアミノアンチモン；ＴＤＭＡＳｂ）を供給することにより、化合物半導体膜（例えば、ＩｎＧａＡｓ膜）中への亜鉛の取り込み量を増やす。 - 特許庁

In a structure where an n^+-type cathode region 6 is arranged in the center portion and p^+-type anode regions 7 are arranged on both sides of the n^+-type cathode region; an electrode pattern 11 is formed on a semiconductor element portion 8; and the electrode pattern 11 is connected to an electric-potential control portion 9, located on a side surface of the semiconductor element portion 8.例文帳に追加

ｎ^+型カソード領域６を中央に配置してその両側にｐ^+型アノード領域７を配置した構造において、半導体素子部８の上に電極パターン１１を形成すると共に、電極パターン１１が半導体素子部８の側面に位置する電位制御部９に接続された構造とする。 - 特許庁

An MOSFET includes: an n-type SiC drift layer 2 formed on an SiC substrate 1; a pair of p-type base regions 3 formed above the SiC drift layer 2; and an n-type high-concentration layer 9 formed at a depth of the bottom of the base region 3 over the SiC drift layer 2 and having a high impurity concentration than the SiC drift layer 2.例文帳に追加

ＭＯＳＦＥＴは、ＳｉＣ基板１上に形成されたｎ型のＳｉＣドリフト層２と、ＳｉＣドリフト層２の上部に形成されｐ型の一対のベース領域３と、ＳｉＣドリフト層２におけるベース領域３の底部の深さ一帯に形成され、当該ＳｉＣドリフト層２よりも不純物濃度が高いｎ型の高濃度層９とを備える。 - 特許庁

To provide a vertically structured gallium nitride-based LED device adapted to increase a light emission efficiency and maximize an improving effect on an external quantum efficiency by forming a fine surface unevenness, that is, a light-scattering structure, on the surface of an n-type gallium nitride layer disposed on a light emission side and the surface of a p-type gallium nitride layer disposed on a light reflection side.例文帳に追加

発光側のｎ型窒化ガリウム層の表面及び反射側のｐ型窒化ガリウム層の表面に微細な光散乱構造である表面凹凸を形成することで、光放出効率を増加させ、外部量子効率の改善効果を極大化する垂直構造の窒化ガリウム系ＬＥＤ素子を提供する。 - 特許庁

The semiconductor light-emitting element 1 includes: a substrate 110 formed of sapphire; a plurality of projections 115 formed of silicon nitride and each formed on the substrate 110 in an island-like shape; an intermediate layer 120 laminated on the substrate 110 and the plurality of projections 115; a base layer 130; an n-type semiconductor layer 140; a luminescent layer 150; and a p-type semiconductor layer 160.例文帳に追加

半導体発光素子１は、サファイアからなる基板１１０と、窒化珪素からなり基板１１０に島状に形成される複数の突起１１５と、基板１１０および複数の突起１１５に積層される中間層１２０、下地層１３０、ｎ型半導体層１４０、発光層１５０およびｐ型半導体層１６０とを備える。 - 特許庁

In a SiC pin diode 20, an n-type minority carrier elimination layer 31, which is formed between an n-type SiC substrate 21 and an n-type buffer layer 22, has a higher concentration of carbon hole defects than the n-type buffer layer 22, and a carbon hole defect of the minority carrier elimination layer 31 serves as a trap for holes from p-type anode layers 24 and 25.例文帳に追加

このＳｉＣ ｐｉｎダイオード２０では、ｎ型ＳｉＣ基板２１とｎ型バッファ層２２との間に形成したｎ型少数キャリア消滅層３１は、ｎ型バッファ層２２よりも炭素空孔欠陥の濃度が高く、少数キャリア消滅層３１の炭素空孔欠陥はｐ型のアノード層２４,２５からの正孔のトラップとして働く。 - 特許庁

The nitride optical semiconductor device includes: an A-surface sapphire substrate 1; a C-surface AlN layer 2 provided on the substrate 1 and having the thickness being 1 μm over; an n-type group III nitride-based semiconductor layer 4 formed on the AlN layer 2; and a p-type group III nitride-based semiconductor layer 9 formed on the n-type group III nitride-based semiconductor layer 4.例文帳に追加

この窒化物光半導体素子は、Ａ面サファイア基板１と、基板１上に設けられた厚さが１μｍを超えるＣ面ＡｌＮ層２と、ＡｌＮ層２上に形成されたｎ型のＩＩＩ族窒化物系半導体層４と、ｎ型のＩＩＩ族窒化物系半導体層４上に形成されたｐ型のＩＩＩ族窒化物系半導体層９とを備えている。 - 特許庁

The thermoelectric conversion device 10 includes: the substrate 20; a first film 22 consisting of a p-type thermoelectric conversion material; and a second film 23 consisting of an n-type thermoelectric conversion material, wherein the first film 22 arranged on one surface of the substrate 20 and the second film 23 arranged on an other surface of the substrate 20 are electrically connected in series.例文帳に追加

熱電変換装置１０は、基板２０と、ｐ型熱電変換材料からなる第１の膜２２と、ｎ型熱電変換材料からなる第２の膜２３とを有し、前記基板２０の一方の面に配置された前記第１の膜２２と、前記基板２０の他方の面に配置された前記第２の膜２３とが電気的に直列接続されている。 - 特許庁

In addition, a third insulator film 11 that is thinner and stable is formed as a result of thermal oxidation of a surface of the light receiving portion 5, a p-type impurity ion is injected in a surface portion of the light receiving portion 5 of an n-type semiconductor substrate 1 through this third insulator film 11 that is thin and stable, and a high-concentration surface p+ layer is formed.例文帳に追加

さらに、受光部５の表面を熱酸化して膜厚が薄く安定した第３の絶縁膜１１を成膜し、この膜厚が薄く安定した第３の絶縁膜１１を通してｎ型半導体基板１の受光部５の表面部にｐ型不純物イオンの注入が為されて高濃度表面ｐ＋層を形成する。 - 特許庁

A p-pad electrode 12a of a red semiconductor laser element 1 and a first terminal 1P are connected by a wire 1Wa, a p-pad electrode 22a of an infrared semiconductor laser element 2 and a second terminal 2P are connected by a wire 2Wa, and a p-type electrode 32 of a blue-violet semiconductor laser element 3 and a third terminal 3P are connected by a wire 3W.例文帳に追加

赤色半導体レーザ素子１のｐ型パッド電極１２ａと第１の端子１Ｐとがワイヤ１Ｗａにより接続され、赤外半導体レーザ素子２のｐ型パッド電極２２ａと第２の端子２Ｐとがワイヤ２Ｗａにより接続され、青紫色半導体レーザ素子３のｐ電極３２と第３の端子３Ｐとがワイヤ３Ｗにより接続される。 - 特許庁

Layers contacting with electrodes of the light-emitting element are made of layers for generating holes, such as a layer containing a P-type semiconductor and an organic compound layer containing an electron-accepting substance; a light-emitting layer has a structure which isi sandwiched between the layers to generate holes; and a layer for generating electrons is formed between the layer to generate holes on the negative electrode side and the light-emitting layer.例文帳に追加

発光素子における電極に接する層をP型の半導体を含む層又は電子受容性の物質を含む有機化合物層等の正孔を発生する層とし、発光層を正孔を発生する層で挟み込むような構成とし且つ陰極側の前記正孔を発生する層と発光層との間に電子を発生する層を形成する。 - 特許庁

The semiconductor device includes a P-type semiconductor substrate; an N-type well, a first P^+ diffusion region, a second P^+ diffusion region, a Schottky diode, a first N^+ diffusion region, a second N^+ diffusion region, a third P^+ diffusion region, a fourth P^+ diffusion region, a first insulating layer, a second insulating layer, a first parasitic bipolar transistor, and a second parasitic bipolar transistor.例文帳に追加

本発明の半導体デバイスは：Ｐ型半導体基板、Ｎ型ウェル、第１Ｐ＋拡散領域、第２Ｐ＋拡散領域、ショットキー・ダイオード、第１Ｎ＋拡散領域、第２Ｎ＋拡散領域、第３Ｐ＋拡散領域、第４Ｐ＋拡散領域、第１絶縁層、第２絶縁層、第１寄生バイポーラトランジスタ、及び第２寄生バイポーラトランジスタ、を含む。 - 特許庁