「p=type」に関連した英語例文の一覧と使い方(157ページ目) - Weblio英語例文検索

A first insulating film 16a composed of a silicon oxide film, a charge-capturing film 16b composed of a silicon nitride film, and a second insulating film 16c composed of a silicon oxide film are then sequentially formed on the p-type silicon semiconductor substrate 15 thus forming a gate insulating film 16 of three layer structure.例文帳に追加

このようなｐ型シリコン半導体基板１５上に、シリコン酸化膜からなる第１絶縁膜１６ａ、シリコン窒化膜からなる電荷捕獲膜１６ｂ、およびシリコン酸化膜からなる第２絶縁膜１６ｃが順に積層された３層構造のゲート絶縁膜１６が形成される。 - 特許庁

Here, through piezoelectrically driving the oscillator 41 by a PZT plate 130 laminated on a chip package 120, signal detection is performed with detection elements 45A to 45D comprising p-type semiconductor piezo resistance elements formed on an oscillator chip 100, so that the detection sensor 40 can be made very compact.例文帳に追加

このとき、振動子４１をチップ・パッケージ１２０に積層したＰＺＴ板１３０により圧電駆動し、振動子チップ１００に形成されたｐ型半導体ピエゾ抵抗素子からなる検出素子４５Ａ〜４５Ｄにより信号検出を行うことにより、検出センサ４０を非常に小型なものとする。 - 特許庁

Furthermore, a capacitor C10 is set at a differential voltage between the threshold voltage of the n-type MOS transistor Q10 and the voltage of an input video signal Vin, and at a differential voltage between the threshold voltage of the p-type MOS transistor Q11 and the voltage of the input video signal Vin.例文帳に追加

また、キャパシタＣ１０を、ｎ型ＭＯＳトランジスタＱ１０のしきい値電圧と入力映像信号Ｖｉｎの電圧との差分電圧に設定し、ｐ型ＭＯＳトランジスタＱ１１のしきい値電圧と入力映像信号Ｖｉｎの電圧との差分電圧に設定する。 - 特許庁

In this semiconductor laser, a stripe-type active layer waveguide is formed into a mesa-like shape on an n-type InP substrate 10 by successively laminating an n-type InP clad layer 20, optical confinement layer 22, MQW active layer 24, optical confinement layer 26, and p-type InP clad layer 28 upon the substrate 10.例文帳に追加

ｎ型ＩｎＰ基板１０上に、ｎ型ＩｎＰクラッド層２０、光閉じ込め層２２、ＭＱＷ活性層２４、光閉じ込め層２６、及びｐ型ＩｎＰクラッド層２８とが順次積層して、ストライプ状の活性層導波路がメサ型に形成されている。 - 特許庁

The flow of a high frequency signal between the voltage supply node 112 and an n type well layer is blocked by an inductor 103, and the flow of the high frequency signal in the vertical direction is blocked by a depletion layer spreading between the n type well and a p type substrate area.例文帳に追加

インダクタ１０３により、電圧供給ノードとｎ型ウェル層との間の高周波信号の流れを遮断し、ｎ型ウェルとｐ型基板領域との間に広がる空乏層により縦方向における高周波信号の流れを遮断する。 - 特許庁

N-type first and second electrode diffusion layers 221 and 222 and a p-type third electrode diffusion layer 23 are formed in the same step as that at the time, when an n-channel or p-channel MOSFET source/drain region is formed.例文帳に追加

Ｎチャネル型やＰチャネル型のＭＯＳＦＥＴのソース／ドレイン領域の形成時と同一の工程でＮ型の第１電極用拡散層２２１及び第２電極用拡散層２２２、Ｐ型の第３電極用拡散層２３を形成する。 - 特許庁

The first p-type semiconductor layer 1005 is separated from a drain electrode 1008 via a first groove 1101 with the first region adopted as a bottom surface, and separated from a source electrode 1007 via a second groove 1102 with the second region adopted as a bottom surface.例文帳に追加

第１のｐ型半導体層１００５は、第１の領域を底面とする第１の溝１１０１を介してドレイン電極１００８と分離されており、第２の領域を底面とする第２の溝１１０２を介してソース電極１００７と分離されている。 - 特許庁

A gate electrode 106 of a polysilicon film is formed like teeth of a comb by a minimum line width and a minimum distance regulated by a design rule via a gate oxide film 119 on an N type well 102 formed to a P type silicon substrate 101.例文帳に追加

Ｐ型シリコン基板１０１に形成されたＮ型ウェル１０２上に、ゲート酸化膜１１９を介して、ポリシリコン膜からなるゲート電極１０６がデザインルールで規定される最小線幅及び最小間隔で櫛歯形状に形成されている。 - 特許庁

An essentially intrinsic microcrystal silicon thin-film layer 5 and a P-type microcrystal silicon carbide layer 6 are formed on the N-type single-crystal silicon layer 4 and the microcrystal silicon thin-film layer 5, respectively by the plasma CVD method, and a transparent conductive film 7 is formed on the uppermost surface.例文帳に追加

前記Ｎ型単結晶シリコン層(4) の上に実質的に真性の微結晶シリコン薄膜層(5) と、同微結晶シリコン薄膜層(5) の上にＰ型微結晶シリコンカーバイド層(6) とをプラズマＣＶＤ法により成膜し、最表面に透明導電膜(7) を形成する。 - 特許庁

In the semiconductor integrated circuit device, having memory cells, the memory cells are the same, a p-type channel MISFET and n-type channel MISFET constituting a memory cell constituted of a power feed portion to each formed well regions by a common cell topology.例文帳に追加

メモリセルを有する半導体集積回路装置において、メモリセルは同一であり、メモリセルを構成するｐチャネルＭＩＳＦＥＴとｎチャネルＭＩＳＦＥＴがそれぞれ形成されるウェル領域に対する給電部を共通セルトポロジーで構成する。 - 特許庁

A power semiconductor device is a bipolar-type power semiconductor device constituted by plural layers lamination wherein at least three layers of p-type layer 34, n-type layers 33 and 35 composed of a wide-gap semiconductor material having substantially the same band gap are alternately laminated.例文帳に追加

本発明のパワー半導体素子は、実質的に同じバンドギャップを有するワイドギャップ半導体材料からなるｐ型層３４とｎ型層３３，３５とが少なくとも三層交互に、複数層積層されたバイポーラ型のパワー半導体素子である。 - 特許庁

Since the p-type surface diffusion part 206 has a depth d of 4μm and a width w of 2μm, a relatively wide crosstalk width is provided even against the incident light of short wavelength to allow detection of deviation in incident light across a relatively wide range.例文帳に追加

Ｐ型表面拡散部２０６は、４μｍの深さｄを有すると共に２μｍの幅ｗを有するので、短波長の入射光に対しても比較的広いクロストーク幅が得られて、比較的広い範囲に亘る入射光のずれを検出できる。 - 特許庁

A metal mask is put so as to cover the upper part of the n-type amorphous silicon film 6 except a region where the p-type amorphous silicon film 5 exists, and a back electrode 8 and a collector electrode 10 are formed by a sputtering method on parts except the metal mask.例文帳に追加

次に、ｐ型非晶質シリコン膜５が存在する領域を除いてｎ型非晶質シリコン膜６上を覆うようにメタルマスクを被せ、メタルマスクを除く部分にスパッタリング法により裏面電極８および集電極１０を形成する。 - 特許庁

The semiconductor device comprises a p-type semiconductor layer 17 which is formed adjacent to an n-type drain layer 15 so as to be electrically short-circuited with the drain layer 15 by a drain electrode 20, and which functions as a part of an ESD protection element upon electrostatic discharge.例文帳に追加

ｎ型ドレイン層１５に隣接し且つドレイン電極２０によりドレイン層１５と電気的に短絡されるように形成され静電放電時にＥＳＤ保護素子の一部として機能するｐ型の半導体層１７が形成される。 - 特許庁

The surface emitting laser has a laminate structure including a lower DBR mirror 103, an n-type lower semiconductor layer, an active layer 105, a p-type upper semiconductor laminate, and an upper DBR mirror 109 laminated in order on a semiconductor substrate 101.例文帳に追加

面発光レーザは、半導体基板１０１上に順次に積層された、下部ＤＢＲミラー１０３、ｎ型の下部半導体層、活性層１０５、ｐ型の上部半導体積層、及び、上部ＤＢＲミラー１０９を含む積層構造を有する。 - 特許庁

In a current driving part 3, wiring (L2) for setting substrate potential is provided separately from wiring (L1) of power supply potential VDD, so that the substrate potential of a P-type MOS transistor in a driving cell can be in common, without reference to distance from a power supply pad P1 (the power supply potential VDD) to each driving cell.例文帳に追加

電流駆動部３において、電源パッドＰ１（電源電位ＶＤＤ）から各駆動セルまでの距離にかかわらず、駆動セル内のＰ型ＭＯＳトランジスタの基板電位が共通となるように、電源電位ＶＤＤの配線（Ｌ１）とは別に基板電位を設定するための配線（Ｌ２）を設ける。 - 特許庁

In a thin-film solar battery containing pin junction in which a non-single crystalline silicon thin film containing a crystal is used as an i- layer, the oxygen atom concentration on the interface between a p-type or an n-type conductive layer on a substrate side and the i-layer is suppressed to be 5×10^20 atoms/cm^3 or below.例文帳に追加

結晶質を含む非単結晶シリコン系薄膜をｉ層として用いたｐｉｎ接合を含む薄膜太陽電池における基板側のｐまたはｎ型導電層とｉ層との界面における酸素原子濃度を５×１０^20ａｔｏｍｓ／ｃｍ^3以下に抑制する。 - 特許庁

Since a rough is provided at an interface S1 between the insulating layer 11 and a semiconductor layer on it, in other words, at the interface between the insulating layer 11 and the n-type semiconductor layer 1 as well as at the interface between the insulating layer 11 and the p-type well region 4, the area of interface S1 is larger compared to a case of flatness.例文帳に追加

絶縁層１１と絶縁層１１上の半導体層との界面Ｓ１、つまり絶縁層１１とｎ形半導体層１との界面および絶縁層１１とｐ形ウェル領域４との界面に凹凸が設けられているので、平坦な場合に比べて界面Ｓ１の面積が大きい。 - 特許庁

One- side edges of a plurality of n-type divided drift path regions 1 are pn-joined to a p-type channel diffusion region 7, and the other edges are connected to an n^+-type drain region 9 so that a drift path group 100 connected in parallel can be formed so as to be branched from the n^+-type drain region 9 side.例文帳に追加

複数のｎ型分割ドリフト経路域１の一方端はｐ型のチャネル拡散領域７にｐｎ接合し、それらの他端はｎ＋型のドレイン領域９に接続しており、ｎ＋型のドレイン領域９側から分岐して並列接続のドリフト経路群１００を形成している。 - 特許庁

Further, the film thickness of the insulation thin film 11 is adjusted so that the insulation thin film 11 is projected from an electrode face of the p-type electrode 9 by a height of 20 μm or larger and 100 μm or smaller, and projected from the electrode face of the n-type electrode 10 by a height of 20 μm or larger and 100 μm or smaller.例文帳に追加

また、上記絶縁薄膜１１の膜厚を、上記絶縁薄膜１１がＰ型電極９の電極面よりも２０μｍ以上で１００μｍ以下の高さ突出すると共に、Ｎ型電極１０の電極面よりも２０μｍ以上で１００μｍ以下の高さ突出するように、調整する。 - 特許庁

Since the n-type region 13 and the p-type region region 12, which serves as light-receiving parts of the photodiode are formed on the bottom surface and on a side surface of an aperture part, the light-receiving part is formed cylindrically and turned into a state such that opening state is obtained, from the surface of the semiconductor substrate 1 upward.例文帳に追加

フォトダイオードの受光部となるＮ型領域１３およびＰ型領域１２が開口部の底面上および側面上に形成されることによって、受光部が筒状に形成されて、半導体基板１の表面から上方に向かって開口した状態になる。 - 特許庁

An amorphous tantalum oxide film of thickness 10 nm or so is deposited on the primary surface of a semiconductor substrate 1 where an element isolation structure 9, an N-type semiconductor region 10, an N-type well 12, and a P-type well 11 are formed, and the semiconductor substrate 1 is thermally treated in an oxidizing atmosphere at a temperature of 800°C for three minutes.例文帳に追加

素子分離構造９、ｎ型半導体領域１０、ｎ型ウエル１２およびｐ型ウエル１１が形成された半導体基板１の主面上に、約１０ｎｍの膜厚の非晶質の酸化タンタル膜を堆積し、これをたとえば酸化性雰囲気において８００℃、３分間の熱処理を行う。 - 特許庁

To provide an epitaxial wafer for a light-emitting element in which Zn in a p-type cap layer, consisting of GaAs, is prevented from being diffused into a cladding layer and an active layer, and thereby to provide a light-emitting element by which stable high output operation and high temperature operation can be performed and high reliability LED and LD can be obtained.例文帳に追加

ＧａＡｓからなるｐ型キャップ層のＺｎをクラッド層や活性層に拡散させないようにした発光素子用エピタキシャルウェハ、従って、安定な高出力動作及び高温動作が可能で、且つ高信頼なＬＥＤ及びＬＤが得られる発光素子を提供すること。 - 特許庁

The self oscillation type or a high power semiconductor laser including an n-type clad layer (308, 302), an active layer (309, 303), and a p-type clad layer (310, 304) on an n-type GaN substrate (301), comprises AlGaInN based compound, wherein the carrier concentration of the GaN substrate is not higher than 2×10^18 cm^-3.例文帳に追加

n型のGaN基板（３０１）上にn型クラッド層（３０８、３０２）と活性層（３０９、３０３）とp型クラッド層（３１０、３０４）を含む自励発振型又は高出力半導体レーザであって、GaN基板のキャリア濃度が2×10^18cm^-3以下であり、AlGaInN系化合物から成る。 - 特許庁

To a p-type semiconductor substrate 1a, the semiconductor device forms an n-well 7 in which concentration increases in the depthwise direction from the main surface of the semiconductor substrate 1a to result in impurity concentration peak 6, and a p-well 11 in which concentration increases in the depth direction from the main surface of the semiconductor substrate 1a to result in impurity concentration peak 10.例文帳に追加

Ｐ型の半導体基板１ａに半導体基板１ａの主表面から深さ方向に濃度を増加し不純物濃度ピーク６を有するＮウエル７及び半導体基板１ａの主表面から深さ方向に濃度を増加し不純物濃度ピーク１０を有するＰウエル１１を形成する。 - 特許庁

First spacers are respectively inserted between wafers consisting of a p-type thermoelectric material and wafers consisting of an n-type thermoelectric material, which are alternately arranged, and joined with each other to form a thermoelectric material laminate and then thermoelectric material laminate is cut out in a direction rectangular to the lamination direction at prescribed intervals.例文帳に追加

交互に配置されたｐ型熱電材料のウエハ及びｎ型熱電材料のウエハの間に第１のスペーサを挿入して相互に接合して熱電材料積層体とした後、この熱電材料積層体を所定の間隔で積層方向に直交する方向に切断する。 - 特許庁

The thermoelectric conversion module is provided with p-type thermoelectric conversion element bodies (11) and n-type thermoelectric conversion element bodies (12), which are mutudly connected in series through electrode members (13 and 14), and at the same time, arranged to face each other so as to constitute a high-temperature side first flat surface and a low-temperature side second flat surface.例文帳に追加

熱電変換モジュールは、高温側の第１の平面と低温側の第２の平面を構成するように電極部材(13、14)により互いに直列に接続されかつ相互に対抗して配置されるｐ型熱電変換素子本体(11)およびｎ型熱電変換素子本体(12)を備える。 - 特許庁

A memory cell power control circuit 3 controls the power source (memory cell power VDDM1) of the memory cell 1 of a column selected when writing data to a voltage value lower than a VDD level decided by the voltage dividing ratio of P type MOS transistors QP6 and QP7.例文帳に追加

メモリセル電源制御回路３は、データの書き込み時に選択されるカラムのメモリセル１の電源（メモリセル電源ＶＤＤＭ１）を、Ｐ型ＭＯＳトランジスタＱＰ６とＱＰ７の分圧比で決定される、ＶＤＤレベルより低い電圧値に制御する。 - 特許庁

In addition, preferably, the RESURF structure has an undoped carrier scanning layer formed on the p-type semiconductor layer, and a carrier supplying layer formed on the carrier scanning layer and which has band gap energy different from that of the carrier scanning layer.例文帳に追加

また、好ましくは、前記リサーフ構造は、前記ｐ型半導体層上に形成されたアンドープのキャリア走行層と、前記キャリア走行層上に形成され該キャリア走行層とはバンドギャップエネルギーが異なるキャリア供給層とを備える。 - 特許庁

The semiconductor device is composed of two capacitors C1 and C2 comprising a polysilicon capacitor and an n-type transistor formed, for instance, on a semiconductor substrate 11 comprising a p-type silicon substrate with its element separated, for instance, by an STI (Shallow Trench Isolation) technology.例文帳に追加

この半導体装置は、例えばＳＴＩ（Ｓｈａｌｌｏｗ ＴｒｅｎｃｈＩｓｏｌａｔｉｏｎ）技術により素子分離された例えばｐ型のシリコン基板からなる半導体基板１１に、ポリシリコンキャパシタからなる２つのキャパシタＣ１およびＣ２とｎ型トランジスタとを備えて構成されている。 - 特許庁

A P channel thin-film transistor of an inverter circuit has a channel region, a semiconductor layer provided with a plurality of impurity regions of a P type, a gate insulating film provided on the semiconductor layer, and a gate electrode provided on the gate insulating film.例文帳に追加

またインバータ回路のＰチャネル型薄膜トランジスタは、チャネル領域と、複数のＰ型の不純物領域が設けられた半導体層と、前記半導体層上に設けられたゲイト絶縁膜と、前記ゲイト絶縁膜上に設けられたゲイト電極と、を有する。 - 特許庁

A channel layer 14 of a vertical SiCMOSFET is made into a p-type semiconductor by doping Al, and includes Si_0.9Ge_0.1C mixed crystal doped with Ge having a large ion radius and a narrow forbidden band, thereby making a lattice constant of a channel region large.例文帳に追加

縦型のＳｉＣＭＯＳＦＥＴにおけるチャネル層１４が、Ａｌのドープによりｐ型半導体に構成されると共に、イオン半径が大きく禁制帯幅が狭いＧｅがドープされたＳｉ_0.9Ｇｅ_0.1Ｃ混晶とすることでチャネル領域の格子定数を大きくする。 - 特許庁

To provide a semiconductor ceramic composition having low ambient temperature resistivity of ≤50 Ω cm and having excellent jump characteristics, in the semiconductor ceramic composition in which a part of Ba of BaTiO_3 is substituted by Bi-Na and which has a P-type semiconductor in the grain boundary.例文帳に追加

ＢａＴｉＯ_３のＢａの一部がＢｉ−Ｎａで置換され、結晶粒界にＰ型半導体を有する半導体磁器組成物に関して、室温抵抗率が5０Ω・ｃｍ以下と低く、且つジャンプ特性に優れた半導体磁器組成物を提供することを目的とする。 - 特許庁

A columnar semiconductor layer 10a shaped like an inverted T protrudes from a p-type silicon substrate 10, a photodiode 11 is provided on the columnar semiconductor layer 10a, and a vertical CCD channel 12 and a transfer terminal 15 are provided on the side walls of the columnar semiconductor layer 10a.例文帳に追加

ｐ型シリコン基板１０上に凸状の柱状半導体層１０ａを設けて、その上にフォトダイオード１１を設け、凸状の柱状半導体層１０ａの側壁に垂直ＣＣＤチャネル１２および転送電極１５を設ける。 - 特許庁

The semiconductor device has a semiconductor substrate 2, an epitaxial layer 3 formed on the principal plane of the substrate 2, an n-type semiconductor layer 4a and a p-type semiconductor layer 5 formed on the layer 3, and a pn composition plane 6 formed between the layer 4a and the layer 5.例文帳に追加

半導体基板２と、半導体基板２の主面上に形成されたエピタキシャル層３と、エピタキシャル層３に形成されたＮ型の半導体層４ａおよびＰ型の半導体層５と、半導体層４ａと半導体層５との間に形成されたＰＮ接合面６とを有する。 - 特許庁

Concretely, an n^+-type AlGaN buffer layer 404, an n^+-type AlGaN layer 406, an n-type AlGaN layer 408, and a p-type InGaN layer 410 are sequentially grown on the surface of an n-type conductive SiC substrate 402 to manufacture a pn junction diode.例文帳に追加

具体的には、ｎ型導電性ＳｉＣ基板４０２の表面上にｎ^＋型ＡｌＧａＮバッファ層４０４と、ｎ^＋型ＡｌＧａＮ層４０６と、ｎ型ＡｌＧａＮ層４０８と、ｐ型ＩｎＧａＮ層４１０とを順次成長してｐｎ接合ダイオードを作製する。 - 特許庁

The upper surface of the most upper layer of this layered product is processed in irregular surface S in partial or whole area, and a p-side electrode P102 is formed for filling hole into the p-type nitride semiconductor layer 104 in the second n-type nitride semiconductor layer 105.例文帳に追加

前記積層体の最上層の上面は一部または全部が凹凸面Ｓとされており、かつ、前記第２のｎ型窒化物半導体層１０５には、前記ｐ型窒化物半導体層１０４へ正孔を注入するためのｐ側電極Ｐ１０２が形成されている。 - 特許庁

A thermoelectric element 10 is constructed by sandwiching a copper plate as a superior heat conductor between an N-type semiconductor 11 and a P-type semiconductor 12, adhering an aluminum plate 14 on the outer surface of the semiconductor 12, and mounting electrodes (not shown) on the plates 13 and 14.例文帳に追加

本発明の第１実施形態に係る熱電素子10は、N型半導体11とP型半導体12の間に良導体としての銅板13を挟み、P型半導体12の外側面にアルミ板14を接着し、銅板13とアルミ板14に電極（図示省略）を取り付けたものである。 - 特許庁

The nitride semiconductor light emitting element comprises a first n-type nitride semiconductor layer, a light emitting layer, a p-type nitride semiconductor layer, and a second n-type nitride semiconductor layer, in sequence, wherein an electrode consisting of a transparent conductive film is formed on the second n-type nitride semiconductor layer.例文帳に追加

第１のｎ型窒化物半導体層、発光層、ｐ型窒化物半導体層、第２のｎ型窒化物半導体層をこの順で含む窒化物半導体発光素子であって、該第２のｎ型窒化物半導体層上に、透明導電膜からなる電極を有する窒化物半導体発光素子である。 - 特許庁

In the p-type low resistance silicon single crystal substrate evaluating method, the final etching is conducted using an alkali solution after the selective etching of the silicon single crystal substrate using a selective etchant, and thereafter crystal defect of the silicon single crystal substrate is evaluated.例文帳に追加

Ｐ型低抵抗のシリコン単結晶基板の結晶欠陥評価方法であって、シリコン単結晶基板を選択エッチング液によって選択エッチングした後、アルカリ溶液によって仕上げエッチングし、その後、前記シリコン単結晶基板の結晶欠陥の評価を行うことを特徴とするシリコン単結晶基板の結晶欠陥評価方法。 - 特許庁

A pyrimidopyrimidine oligothiophene derivative contains, at the center of the molecule of a pyrimidopyrimidine, a pyrimidopyrimidine having n-type semiconductor properties to which an oligothiophene having p-type semiconductor properties is bonded, and an organic thin film transistor using this organic semiconductor and its manufacturing method are provided.例文帳に追加

ｎ型半導体特性を有するピリミドピリミジンを分子の中心に含み、ｐ型半導体特性を有するオリゴチオフェンが前記ピリミドピリミジンに結合したピリミドピリミジンオリゴチオフェン誘導体、これを有機半導体として用いた有機薄膜トランジスタおよびその製造方法を提供する。 - 特許庁

In the forming method of p-type telluride zinc by reacting zinc material gas, telluride material gas and doping gas through an organic metal vapor phase growth method, dimethyl zinc is supplied as the zinc material gas, diethyl tellurium is supplied as the tellurium gas and triethyl arsenide is supplied as the doping gas to grow.例文帳に追加

有機金属気相成長法によって亜鉛原料ガス、テルル原料ガスおよびドーピングガスを反応させてｐ型のテルル化亜鉛を形成する方法において、亜鉛原料ガスとしてジメチル亜鉛、テルル原料ガスとしてジエチルテルル、およびドーピングガスとしてトリエチル砒素を供給して成長させる。 - 特許庁

The state change part comprises a first semiconductor layer composed of one semiconductor between a P type semiconductor and an N type semiconductor and second semiconductor layers composed of the other semiconductor and provided on the top and reverse of the first semiconductor layer across PN junction parts.例文帳に追加

この状態変化部は、Ｐ型半導体またはＮ型半導体のいずれか一方の半導体からなる第１半導体層と、前記Ｐ型半導体またはＮ型半導体の他方の半導体からなり前記第１半導体層の上下それぞれでＰＮ接合部を介して設けられた第２半導体層を備えて構成される。 - 特許庁

The semiconductor device having a capacitor comprises a storage node 4 and a cell plate 6 disposed oppositely while sandwiching a capacitor dielectric layer 5 wherein at least any one of the storage node 4 and the cell plate 6 are formed to have a mixed crystal layer of SiGe containing p-type impurities.例文帳に追加

本発明のキャパシタを有する半導体装置は、キャパシタ誘電体層５を挟んで互いに対向するストレージノード４およびセルプレート６を有し、そのストレージノード４およびセルプレート６の少なくともいずれかは、ｐ型不純物を含むＳｉＧｅの混晶層を有するように形成されている。 - 特許庁

Selection ratio of the titanium nitride film to the polysilicon film can be increased by performing etching at a p-type layer structure portion until the titanium nitride film is exposed, supplying plasma of nitrogen gas to a substrate, and then nitriding the polysilicon film in the layer structure portion for forming an n-type transistor.例文帳に追加

ｐ型の層構造部において窒化チタン膜が露出するまでエッチングを行い、その後窒素ガスのプラズマを基板に供給し、ｎ型のトランジスタを形成するための層構造部におけるポリシリコン膜を窒化することによって、当該ポリシリコン膜に対する窒化チタン膜の選択比を大きくすることができる。 - 特許庁