「parallel arithmetic」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A branch-metric arithmetic unit 10, the storage device 60 and a subtractor 70 are arranged at the outside of the parallel ACS arithmetic unit.例文帳に追加

ブランチメトリック演算装置１０、最尤パスメトリック記憶装置６０、並びに減算装置７０は、パラレルＡＣＳ演算装置の外部に具備することを特徴とする。 - 特許庁

To provide an arithmetic unit and an encryption/decoding arithmetic unit for making common a part of a plurality of arithmetic processing including matrix operations, and for performing the partial matrix operations in parallel to realize a high speed operation.例文帳に追加

行列演算を含む複数の演算処理の一部を共通化し、且つ、一部行列演算を並列に実行し高速化を実現した演算装置、および、暗号・復号演算装置の提供。 - 特許庁

Arithmetic parts, 2L pieces, are provided in parallel with inputs and value of the counter is shifted (n) by (n) in each arithmetic part, so that pixel data in the pixels of the reduced image data are calculated in order by each arithmetic part.例文帳に追加

２Ｌ個の演算部を入力に対して並列に備え、カウンタの値を各演算部でｎずつずらすことにより、各演算部で、縮小後の画像データの各画素での画素データが順に計算される。 - 特許庁

The arithmetic block of the plane computer has an address generator 3 and a parallel computer 4 and performs parallel operation after adjusting the plane area data.例文帳に追加

面計算機の演算ブロックは、アドレスジェネレータ３と並列計算機４とを有して、面領域データを調整したのち、並列演算を行う。 - 特許庁

A processor 100 comprises an integrated circuit mounted with an SIMD type arithmetic device 16 and an arithmetic device 14 thereon, each capable of executing arithmetic operation in parallel, and in order to minimize arithmetic operation time of predetermined instructions, a schedule control device 11 distributes the arithmetic operation initiated by the instructions to the SIMD type arithmetic device 16 and the arithmetic device 14.例文帳に追加

互いに並列に演算を実行可能なＳＩＭＤ型演算装置１６及び演算装置１４を１つの集積回路に搭載したプロセッサ１００であって、所定の命令の演算時間が最小になるように、前記命令に伴う演算をＳＩＭＤ型演算装置１６と前記演算装置１４に配分するスケジュール制御装置１１、を有することを特徴とする。 - 特許庁

To provide an optimizing method of parallel image processing capable of enhancing a degree of parallelism in a parallel image processor to perform arithmetic processings of image data to be transferred in parallel.例文帳に追加

転送される画像データを並列に演算処理する並列画像処理装置において、演算処理の並列度を高めることができる並列画像処理最適化方法を提供する。 - 特許庁

To provide a data processing device wherein parallel computers can efficiently perform arithmetic processing.例文帳に追加

並列演算器が効率的に演算処理を行なうことが可能なデータ処理装置を提供すること。 - 特許庁

To execute an arithmetic operation using plural data in parallel at once.例文帳に追加

多数のデータを用いた演算を並列して一度に実行できる半導体超並列演算装置を得る。 - 特許庁

This arithmetic processor has an inputted data rearranging part 101 and a parallel operation part 102.例文帳に追加

演算処理装置１００は、入力データ並び替え部１０１と並列型演算部１０２とを有する。 - 特許庁

DATA PROCESSING DEVICE AND METHOD, COMPUTER PROGRAM, INFORMATION STORAGE MEDIUM, PARALLEL ARITHMETIC UNIT AND DATA PROCESSING SYSTEM例文帳に追加

データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム - 特許庁

A CPU (Central Processing Unit) 52 determines one of the CPU 52, a parallel arithmetic processing unit 55, and a sequential arithmetic processing unit 54 as an execution subject of the arithmetic processing to the image data of the processing target according to a prescribed condition.例文帳に追加

ＣＰＵ５２は、所定の条件に応じて、処理対象の画像データに対する演算処理の実行主体として、ＣＰＵ５２、並列演算処理部５５又は逐次型演算処理部５４のいずれかを決定する。 - 特許庁

This processor is provided with a fetch part 10, arithmetic units V_A to V_E operable in parallel and a register file part 100.例文帳に追加

本プロセッサはフェッチ部１０と、並列動作可能な演算ユニットＶ＿Ａ〜Ｖ＿Ｅと、レジスタファイル部１００を含む。 - 特許庁

MULTI-DIMENSIONAL FAST FOURIER TRANSFORMATION PARALLEL COMPUTATION METHOD AND DEVICE AND RECORDING MEDIUM HAVING ARITHMETIC PROGRAM RECORDED THEREON例文帳に追加

多次元高速フーリエ変換並列演算方法および装置ならびに演算プログラムを記録した記録媒体 - 特許庁

To provide a parallel arithmetic processing device suited for reducing power consumption.例文帳に追加

並列演算処理装置において、消費電力を低減するのに好適な並列演算処理装置を提供する。 - 特許庁

This processor is provided with a fetch part 10; arithmetic units V_A to V_E operable in parallel; and a register file part 100.例文帳に追加

本プロセッサはフェッチ部１０と、並列動作可能な演算ユニットＶ＿Ａ〜Ｖ＿Ｅと、レジスタファイル部１００を含む。 - 特許庁

To efficiently achieve the parallel processing of encoding, even when arithmetic quantity is different for each macroblock.例文帳に追加

マクロブロック毎に演算量が異なる場合でも，符号化の並列処理を効率的に行うことができるようにする。 - 特許庁

A CPU 1 capable of parallel arithmetic processing by using plural executing parts (EX0-EX3) by decoding read instructions stops the operation clock signal of any executing part in a non-operational state, and inhibits any data input or output when the number of arithmetic processing to be executed in parallel is smaller than the number of executing parts at the time of operating the parallel arithmetic processing.例文帳に追加

読み込んだ命令を解読し複数の実行部（ＥＸ０〜ＥＸ３）を用いて並列演算処理可能なＣＰＵ（１）は、並列演算処理を行なう場合に、実行部の数より、並列実行すべき演算処理が少ないとき、動作しない実行部の動作クロック信号を停止すると共にデータ入出力などを禁止する。 - 特許庁

To maintain critical arithmetic precision for performing divided parallel arithmetic operations with precision suitable for various targets, and for continuously outputting new stored results by adding and subtracting old stored results and the multiplied result in this multi-media arithmetic unit.例文帳に追加

マルチメディア演算器には、様々な目的に応じて適した精度でいくつかに分割並列演算する能力と旧蓄積結果と乗算結果を加減算して新蓄積結果を連続して出すという高性能が要求される。 - 特許庁

Then the operation in each divided operation period is distributed to 4 arithmetic units CPU#1 to #4 to simultaneously proceed in parallel.例文帳に追加

そして、各演算分割期間の演算を、４つの演算装置ＣＰＵ♯１〜♯４に振り分けて同時並行して進める。 - 特許庁

An arithmetic result is inputted to a parallel/serial conversion circuit 14 and turned to serial tone data output, based on the timing clock.例文帳に追加

演算結果はパラレル／シリアル変換回路１４に入力され、タイミングクロックをもとにシリアルのトーンデータ出力となる。 - 特許庁

In addition, if the use ratio of the arithmetic part is low, the device carries out a process for the next character data in parallel in a separate sled.例文帳に追加

前記演算部の使用率が低いときに次の文字データに対する処理を別スレッドで並列に実行する。 - 特許庁

A parallel processing mechanism 14 constituted of plural arithmetic elements 400 arrayed in a plural lines and columns is provided with a data bus 17 for transferring data to an arithmetic element 400.例文帳に追加

複数の行及び列に配列された複数の演算素子４００からなる並列処理機構１４に、演算素子４００にデータ転送を行うデータバス１７が設けられている。 - 特許庁

The CPU 161-168 applies second arithmetic processing to the assigned results of the first arithmetic processing, and stores the results in the corresponding RAM 151-158 by simultaneous parallel processing.例文帳に追加

ＣＰＵ１６_1〜１６_8は、同時並行処理により、割り当てられた前記第１の演算処理の結果について第２の演算処理を行って結果を対応するＲＡＭ１５_1〜１５_8に記憶する。 - 特許庁

High-speed flow arithmetic processing sections 2-1 to 2-n connected in parallel are circuits that exclusively apply arithmetic processing to a high-speed flow and can process the flow in a minimum packet transmission time.例文帳に追加

複数の並列接続された高速フロー用演算処理部2-1〜2-n は一つの高速フローを専用に演算処理する回路であり、最小パケットの伝送時間で処理が可能である。 - 特許庁

When the leading address is found, the operation of the arithmetic unit performed in parallel to storing into a cache memory provided for the arithmetic unit from the memory is switched to a second low power mode.例文帳に追加

また、先頭アドレスが見つかった後、メモリより演算器が備えるキャッシュメモリへの格納と平行して行われる演算器の動作を第２の低電力モードに切り替えて行うものである。 - 特許庁

Each of a plurality of arithmetic units constituting a high-speed arithmetic unit executes operation based on an operation unit described for achieving independent and parallel operation.例文帳に追加

高速演算装置を構成する複数の演算装置のそれぞれが、独立かつ並列に演算を実行できるように記述された動作ユニットに基づいて動作する仕組みを提案する。 - 特許庁

A serial parallel conversion circuit 1 applies byte interleave demultiplexing to a received STS-3c concatenation signal, serial parallel conversion circuits 2-4 apply bit interleave demultiplexing to the demultiplexed concatenation signals, and BIP-N arithmetic circuits 5-7 conduct an arithmetic operation of a BIP-N code.例文帳に追加

シリアルパラレル変換回路１は入力されたＳＴＳ−３ｃのコンカチネーション信号をバイトインタリーブ分離し、シリアルパラレル変換回路２〜４ではその信号をビットインタリーブ分離し、ＢＩＰ−Ｎ演算回路５〜７はＢＩＰ−Ｎ符号の演算を行う。 - 特許庁

A memory cell mat (30) is divided into a plurality of entries, an arithmetic logic unit (ALU) is arranged corresponding to each entry (ERY) and between the entries and the corresponding arithmetic logic units, arithmetic/logic operation is executed in bit-serial and entry-parallel mode.例文帳に追加

メモリセルマット（３０）を複数のエントリ（ＥＲＹ）に分割し、各エントリ（ＥＲＹ）に対応して、演算処理ユニット（ＡＬＵ）を配置し、これらのエントリと対応の演算処理ユニットとの間で、ビットシリアルかつエントリパラレル態様で演算処理を実行する。 - 特許庁

Thus, there is no need to perform arithmetic processing for rearranging data one bit by one bit for converting the serial data into the parallel data.例文帳に追加

これにより、シリアルデータをパラレルデータに変換するためにデータを１ビットずつ並び換える演算処理をしなくてすむようにする。 - 特許庁

MEMORY ACCESS CONTROL METHOD FOR PARALLEL COMPUTER SYSTEM AND ARITHMETIC PROCESSOR INTERNAL NETWORK UNIT FOR REALIZING THE METHOD例文帳に追加

並列計算機システムにおけるメモリアクセス制御方式およびその方式を実現するための演算処理装置内ネットワークユニット - 特許庁

To provide a computing element having a zero detecting function for performing zero detection in parallel with an arithmetic operation and for quickening the zero detection.例文帳に追加

演算と並行してゼロ検出を行うゼロ検出機能を有し、ゼロ検出を高速化する演算器を提供する。 - 特許庁

To execute the shape correcting processing for a large deficiency a plurality of times by a method suitable for a parallel arithmetic processors.例文帳に追加

並列演算プロセッサに適した手法で、大きな欠損の形状補正処理を繰り返し複数回実行することができる。 - 特許庁

To obtain a parallel arithmetic processor which can compute Y=ΣA*X*B at a high speed by reducing the transferred amount of data for computation.例文帳に追加

演算するためのデータ転送を少なくして、Ｙ＝ΣＡ＊Ｘ＊Ｂを高速演算する並列演算処理プロセッサを得る。 - 特許庁

Command groups 87 and 88 for first and second timing for a plurality of ALU relating to parallel arithmetic operations are compared.例文帳に追加

並列演算動作に関わる複数のＡＬＵに対する第１と第２のタイミング用のコマンド群８７及び８８を比較する。 - 特許庁

Inherently parallel arithmetic based on the residue number system (RNS) lends itself very well to implementation of high-speed digital signal processing (DSP) hardware. 例文帳に追加

剰余表現(RNS)に基づく並列演算は,本来的に高速ディジタル信号処理(DSP)ハードウェアへの実装に非常に適している． - コンピューター用語辞典

a method of carrying out many operations simultaneously by parallel processing different units of operation within the arithmetic and control unit of a computer 例文帳に追加

演算制御装置内に多数の演算ユニットを並列的に配置し,多数の演算ステップを同時に平行して行う方式 - EDR日英対訳辞書

A processor system comprises a plurality of arithmetic units 27 capable of parallel arithmetic processing, memories for storing data used in the arithmetic processing by the plurality of arithmetic units 27, a DMA control circuit 3 for starting the plurality of DMACs 31, and interface parts 4 to 6 for various peripheral circuits.例文帳に追加

プロセッサシステムは、それぞれが並列して演算処理を行うことが可能な複数の演算ユニット２７と、複数の演算ユニット２７が演算処理に使用するデータを格納するメモリと、図１では不図示の複数のDMAC３１の起動制御を行うDMA制御回路３と、各種周辺回路のインターフェース部４，５，６とを備えている。 - 特許庁

Where parallel operation is not very effective, data is transferred in entry-serial and bit-parallel mode to a group (82) of processors provided at a lower portion of the memory cell mat (30) and the arithmetic operation is executed.例文帳に追加

並列演算性が低い場合には、このメモリセルマット（３０）下部に設けられた演算器群（８２）に対して、エントリシリアルかつビットパラレル態様でデータを転送して演算処理を実行する。 - 特許庁

To provide a matching arithmetic circuit capable of dividing and holding an image, and carrying out the matching arithmetic operation of a plurality of standard data in parallel at high speed, and changing a retrieval range.例文帳に追加

画像を分割して保持することにより、複数の基準データにおけるマッチング演算を高速でかつ並列に演算することができて、かつ、探索範囲が変更可能なマッチング演算回路を提供する。 - 特許庁

To provide an error correction method capable of high-speed arithmetic processing with high parallel arithmetic operations that can directly calculate read data without de-interleaving and to provide an error correction device.例文帳に追加

読み出されたデータをデインタリーブすることなく直接演算することが可能な、演算の並列度の高い、高速演算処理の行える誤り訂正方法および誤り訂正装置を提供する。 - 特許庁

A parallel processor is provided with a plurality of arithmetic units 5 for executing respective arithmetic instructions and a multi-bank register file 9 in which a plurality of banks each of which has a plurality of registers and formed inside.例文帳に追加

並列プロセッサにおいて、各演算命令を実行する複数の演算ユニット５と、内部にそれぞれ複数のレジスタを有する複数のバンクが形成されたマルチバンクレジスタファイル９とを備えている。 - 特許庁

The first arithmetic means 47 includes two A arithmetic sections 51, 52 and applies parallel processing to a set of contexts CX(2m) and symbols D(2m) and a set of contexts CX(2m+1) and symbols D(2m+1).例文帳に追加

第１演算手段４７は、２個のＡ演算部５１、５２を有し、コンテクストＣＸ（２ｍ）及びシンボルＤ（２ｍ）の組と、コンテクストＣＸ（２ｍ＋１）及びシンボルＤ（２ｍ＋１）の組を並列処理する。 - 特許庁

Each accident case is distributed to plural arithmetic units, and the voltage reliability is computed in a parallel manner by each arithmetic unit, and the obtained voltage stability in all accident cases is collected and intensified into one arithmetic unit, and moreover accident cases are sorted, in accordance with the voltage stability.例文帳に追加

各事故ケースを複数の演算装置に分配して各演算装置により電圧安定度を並列的に計算し、求められたすべての事故ケースの電圧安定度を一つの演算装置に集約した上で電圧安定度に従って事故ケースをソートする。 - 特許庁

Since arithmetic elements 400 can carry out image processing arithmetic operations between adjacent pixels, by parallel processing at high speed, independently of the transfer processing in the shift registers 410, the arithmetic processing and transfer processing can be performed efficiently.例文帳に追加

演算素子４００は並列処理により近傍画素間の画像処理演算を高速で行うことができるとともに、転送用シフトレジスタ４１０における転送処理と独立して演算処理が行えるので、演算処理、転送処理を効率良く行うことができる。 - 特許庁

Transmission and processing based on a series of rays of light using this and an electric signal is repeated so that a high speed parallel arithmetic operation can be achieved.例文帳に追加

これを利用した一連の光及び電気信号による伝達及び処理を繰り返すことで、高速の並列演算を行う。 - 特許庁