「parallel arithmetic」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Between the output port and the inverted input port of the arithmetic amplifier 31, a reset switch 33 is connected in parallel to the capacitor C1.例文帳に追加

演算増幅器３１の出力端−反転入力端間には、コンデンサＣ１と並列にリセットスイッチ３３が接続されている。 - 特許庁

To improve the efficiency of an operation or business by performing parallel processing with the other mobile terminal by effectively utilizing arithmetic capability.例文帳に追加

演算能力を有効に活用して他のモバイル端末と並列処理を実行することで作業や業務の効率を改善する。 - 特許庁

Besides, since all the arithmetic concerning the multiple accuracy data can be simultaneously and parallel executed by dividing the data into the mutually independent arithmetic elements for the units of single accuracy data X for the 32-bit length, the parallel throughput of the data-driven processor can be exhibited at the maximum.例文帳に追加

また、多倍精度データは３２ビット長の単精度データＸ単位の互いに独立な演算要素に分割することによってデータについての演算をすべて同時並列に実行できるから、データ駆動型処理装置の並列処理能力を最大限に発揮できる。 - 特許庁

The CRC arithmetic circuit is constituted having a logic circuit that calculates a CRC code from transmission data through parallel processing based upon a predetermined arithmetic expression derived by analyzing an arithmetic step of calculating the CRC code from the transmission data through serial processing.例文帳に追加

本発明に係るＣＲＣ演算回路は、伝送データからシリアル処理でＣＲＣ符号を算出する演算過程を解析して導き出される所定の演算式に基づいて、前記伝送データからパラレル処理で前記ＣＲＣ符号を算出する論理回路を有して成る構成とされている。 - 特許庁

each assumed trouble case is distributed to a plurality of arithmetic units (S02), severity is calculated in parallel by each arithmetic unit (S03), after the obtained severity of all the assumed trouble cased is summarized in one arithmetic unit, the assumed trouble case is sorted according to the severity (S04).例文帳に追加

各想定事故ケースを複数の演算装置に分配して（Ｓ０２）各演算装置により過酷度を並列的に計算し（Ｓ０３）、求められたすべての想定事故ケースの過酷度を一つの演算装置に集約した上で過酷度に従って想定事故ケースをソートする（Ｓ０４）。 - 特許庁

Therefore, the data transfer can be performed from the external memory to the I/O bank 16 in parallel to arithmetic processing by the plurality of PEs 13, so that the PEs 13 can efficiently perform arithmetic processing.例文帳に追加

したがって、複数のＰＥ１３に演算処理を行なわせるのと並行して、外部メモリからＩＯバンク１６にデータ転送を行なわせることができ、ＰＥ１３が効率的に演算処理を行なうことが可能となる。 - 特許庁

A plurality of arithmetic units CPU1-CPU6 are used to perform operation in parallel and an operation controller unit performs control so that the operation times or quantities of the arithmetic units CPU1-CPU6 become almost the same.例文帳に追加

複数台の演算器ＣＰＵ１〜ＣＰＵ６を用いて並列演算を行なうと共に、演算コントローラユニットにより各演算器ＣＰＵ１〜ＣＰＵ６の演算時間あるいは演算量がほぼ同じになるように制御する。 - 特許庁

To provide an arithmetic processing circuit capable of processing input data consisting of plural component data in parallel by using a computing element for w-bit width without using a specific arithmetic circuit capable of computing each component data.例文帳に追加

成分データ毎の演算が可能な特別な演算回路を用いることなく、複数の成分データからなる入力データをＷビット幅の演算器を用いて並列的に処理できる演算処理回路を提供する。 - 特許庁

Error position polynomial-numerical polynomial arithmetic circuits 2a, 2b, 2c receive the syndrome orderly from the syndrome arithmetic circuit 1 without interruption, and respectively calculate them in parallel by (n/p) clock where (n/p) satisfies a relation of 3×(n/P)≥L>2×(n/P).例文帳に追加

誤り位置多項式・数値多項式演算回路２ａ，２ｂ，２ｃはシンドローム演算回路１から順次、途切れることなくシンドロームを受け取って、それぞれ３×（ｎ／Ｐ）≧Ｌ＞２×（ｎ／Ｐ）クロックで並列に演算する。 - 特許庁

To provide a matching arithmetic circuit capable of quickly calculating the similarity of multiple reference data of certain standard data in parallel.例文帳に追加

ある基準データの複数の参照データにおける類似度を、高速でかつ並列に演算することができるマッチング演算回路を提供する。 - 特許庁

To provide an error diffusion calculating device that is suitable for a data drive type information processing unit that is characterized in high-speed arithmetic processing by parallel processing.例文帳に追加

並列処理による高速演算処理が特徴のデータ駆動型情報処理装置に適した誤差拡散処理装置を提供する。 - 特許庁

To provide a parallel arithmetic unit capable of easily performing an inner product operation of vector while allowing an efficient matrix operation to be performed.例文帳に追加

効率的な行列演算を可能としながら、ベクトルの内積演算をも容易に行うことのできる並列演算装置を提供する。 - 特許庁

To provide an image processor with which parallel operation to plural pieces of input image data can be performed by a single arithmetic unit.例文帳に追加

複数の入力画像データに対する並行動作を単一の演算ユニットでおこなうことができる画像処理装置を提供すること。 - 特許庁

The parallel arithmetic device includes a plurality of arithmetic units, associates and holds the configuration information described with a configuration of the plurality of arithmetic units and a configuration number that is a number for specifying the configuration information, changes the configuration of the plurality of arithmetic units into the configuration corresponding to the designated configuration number, and thereafter executes calculation by use of the arithmetic unit of a specific area corresponding to a designated activation number.例文帳に追加

複数の演算器を備え、該複数の演算器の構成を記述した構成情報と該構成情報を特定するための番号である構成番号とを対応付けて保持し、指定された前記構成番号に対応した構成に前記複数の演算器の構成を変更した上で指定された活性化番号に対応する特定領域の演算器を用いて演算を実行する。 - 特許庁

To achieve writing control for every vector element, and to achieve highly flexible writing in a processor having a plurality of arithmetic units operable in parallel.例文帳に追加

並列動作可能な複数の演算ユニットを有するプロセッサにおいて、ベクトル要素毎に書き込み制御可能で自由度の高い書き込みを可能とすること。 - 特許庁

To achieve read control for every vector element and highly flexible reading in a processor having a plurality of arithmetic units operable in parallel.例文帳に追加

並列動作可能な複数の演算ユニットを有するプロセッサにおいて、ベクトル要素毎に読み出し制御可能で自由度の高い読み出しを可能とすること。 - 特許庁

To provide a parallel arithmetic device capable of setting a constant value at high speed when setting a constant value common to all entries of a memory mat.例文帳に追加

メモリマットの全エントリに共通の定数値を設定する場合に、高速に定数値の設定が行なえる並列演算装置を提供すること。 - 特許庁

To provide a parallel arithmetic device excellently selectively operating one state from configuration information having states of a plurality of stages.例文帳に追加

複数段階の状態を持つ構成情報から良好に一つの状態を選択的に動作させることができる並列演算装置を提供する。 - 特許庁

To obtain a CRC arithmetic circuit which suppresses the increase of a circuit size when performing a parallel CRC calculation, and quickly start the CRC calculation.例文帳に追加

並列ＣＲＣ計算を行う場合の回路規模の増大を抑え、かつ、ＣＲＣ算出を速やかに開始することのできるＣＲＣ演算回路を得る。 - 特許庁

The acrylonitrile-based precursor fibers for the carbon fibers have an arithmetic mean roughness Ra of a contour curve in a direction parallel to the fiber axis of 3.0-10.0 nm.例文帳に追加

繊維軸に対して平行な方向の輪郭曲線の算術平均粗さＲａが３．０〜１０．０ｎｍである、アクリロニトリル系炭素繊維前駆体繊維。 - 特許庁

In this case, an instruction code itself to designate the contents of the arithmetic processing at the executing parts is provided with information indicating whether or not the processing should be executed in parallel.例文帳に追加

実行部での演算処理内容を指定する命令コードそれ自体に、並列実行すべき処理であるか否かを示す情報を持たせる。 - 特許庁

In the DES computing unit 310, in parallel with decoding processing of encrypted text data 301 by an encryption core section 315, the next arithmetic operation use chaining value generating section 314 generates a next arithmetic operation use chaining value 330 and gives the result to the DES computing unit 320.例文帳に追加

ＤＥＳ演算器３１０では、暗号化コア部３１５での暗号文データ３０１の復号化処理と平行して、連鎖値生成部３１４において次演算用の連鎖値３３０を生成し、ＤＥＳ演算器３２０へ送る。 - 特許庁

A relatively large table required for the small window method which quickly performs exponentiation arithmetic is prepared on the outside of the coprocessor, and selection of a value from the table and transfer to the coprocessor are performed in parallel with multiple length arithmetic in the coprocessor.例文帳に追加

コプロセッサの外部にべき乗演算を高速に行うスモールウィンドウ法に必要となる比較的大きなテーブルを用意し、テーブルの値からの選択とコプロセッサへの転送を、コプロセッサでの多倍長演算と並列して行う。 - 特許庁

A carry control circuit 28 performs control that changes or does not change the value of a row address to be calculated by row address arithmetic circuits 22 and 24 based on the arithmetic result between carry signals C11, C12 that are outputted from column address arithmetic circuits 16, 18 that are provided in parallel and carry enable signals CE1, CE2.例文帳に追加

キャリー制御回路２８は、並列に設けられたカラムアドレス演算回路１６，１８からそれぞれ出力されるキャリー信号Ｃ１１，Ｃ１２とキャリーイネーブル信号ＣＥ１，ＣＥ２との演算結果に基づいて、ロウアドレス演算回路２２，２４により演算させるロウアドレスの値を変化させ又は変化させない制御を行う。 - 特許庁

To provide a CRC code arithmetic circuit and a CRC code operating method which suppress the number of used CRC code arithmetic circuits and operate CRC codes from 4n-byte parallel data inputted as variable length data.例文帳に追加

本発明の課題は、ＣＲＣ符号演算回路の使用個数を抑えて、可変長データとして入力される４^nバイトパラレルデータからＣＲＣ符号を演算するＣＲＣ符号演算回路、及びＣＲＣ符号演算方法を提供することである。 - 特許庁

The parallel operation is repeated by prescribed times, and at least one arithmetic result in referrable processor elements 51 adjacent in a prescribed direction (the right or left in the figure) is used in each parallel operation.例文帳に追加

所定の回数だけ並列演算を繰り返すとともに、この各並列演算では、参照可能な所定の方向（図４の右方向又は左方向）の隣接するＰＥ５１における少なくとも１つの演算結果を用いる。 - 特許庁

The CPU 161-168 applies first arithmetic processing to the assigned 384 matrixes, and stores the results in corresponding RAM 151-158 by simultaneous parallel processing.例文帳に追加

ＣＰＵ１６_1〜１６_8は、同時並行処理により、割り当てられた３８４個の行列について第１の演算処理を行って結果を対応するＲＡＭ１５_1〜１５_8に記憶する。 - 特許庁

To provide a received data demodulator that uses digital arithmetic ICs with low processing capability arranged in parallel to demodulate received data at a high-speed symbol rate.例文帳に追加

低処理能力のディジタル演算ＩＣを並列化して、高速シンボルレートの受信データの復調を行う受信データ復調機を提供することを目的とする。 - 特許庁

That is, the arithmetic processor 1 can process the load instruction and the store instruction beyond the memory boundary as the vector instructions in parallel with other vector instructions.例文帳に追加

即ち、演算処理装置１において、他のベクトル命令と並列に、メモリ境界を越えるロード命令およびストア命令をベクトル命令として処理することが可能となる。 - 特許庁

Current sensing voltages VCS1-VCSn which are the detecting values of main currents of (n) (≥2) sets of IGBTs connected in parallel with each other are used for arithmetic processing after the voltages VCS1-VCSn are converted into digital forms.例文帳に追加

並列接続されたｎ（≧２）個のIGBTの主電流の検出値である電流センス電圧Ｖ_CS1〜Ｖ_CSnが、デジタル形式へ変換された後に、演算処理に供される。 - 特許庁

To obtain a parallel signal processing device for varying parallelism by cooperatively controlling PE between different SIMD arithmetic units, and for suppressing the deterioration of PE use efficiency.例文帳に追加

異なるＳＩＭＤ演算器間でＰＥを連携制御して並列度を可変にすると共に、ＰＥ使用効率の低下を抑制した並列信号処理装置を実現する。 - 特許庁

A direction of deviation of the frequency offset is detected by detecting the gradient in parallel with a result of an FTT arithmetic processing section 12 that detects the offset.例文帳に追加

この傾きを検出することにより周波数オフセットのずれの方向を、当該オフセット量の検出であるＦＴＴ演算処理部１１と並行して検出する。 - 特許庁

To form a plurality of mutually independent quantum computers operating in parallel with one another, to derive a result of arithmetic operation as a large signal, and further to impart extendability to the quantum bit number.例文帳に追加

平行に動作する複数の独立した量子コンピューターを形成し、演算結果を大きなシグナルとして取り出せ、かつ量子ビット数に拡張性をもたせる。 - 特許庁

To reduce a positioning error generated when carrying out parallel execution of a plurality of positioning modes of different correlation arithmetic processing contents while carrying out power-saving operation (intermittent positioning).例文帳に追加

省電力動作（間欠測位）を行いつつ、相関演算処理内容が異なる複数の測位モードを並行実行する場合に生じる測位誤差を低減すること。 - 特許庁

To make fast processing conventionally actualized by operating two computing elements in parallel in a Montgomery residue arithmetic circuit.例文帳に追加

開示技術の課題は、モンゴメリ剰余演算回路において、従来は２つの演算器を並列に稼働させることで実現していた処理を高速化することを目的とする。 - 特許庁

Moreover, in a redundant remainder multiplication loop, parallel arithmetic operations can be performed by a circuit in which RAM 1-7, registers 8-20, multipliers 21-23, and adders 24-26 are combined.例文帳に追加

さらに、冗長剰余乗算ループはＲＡＭ１〜７、レジスタ８〜２０、乗算器２１〜２３、加算器２４〜２６を組み合わせた回路により並列演算が可能になる。 - 特許庁

An arithmetic processing part 1 performs parallel processing to a plurality of input operation inputted using input devices such as a switch panel 3, a hand switch 4 and a touch panel 5.例文帳に追加

演算処理部１は、スイッチパネル３、手元スイッチ４およびタッチパネル５などの入力装置を用いて入力された複数の入力操作に対して、並列処理を行う。 - 特許庁

To reduce power consumption by turning unneeded computing elements into an inoperative mode where power consumption is small with respect to an arithmetic unit performing data parallel processing by using plural computing elements.例文帳に追加

複数の演算器を用いてデータの並列処理を行う演算装置において、不要な演算器を消費電力の少ない非動作モードにし、消費電力を削減する。 - 特許庁

To realize miniaturization and cost-reduction for an image processor that applies resolution conversion through parallel processing attended with a prescribed interpolation arithmetic operation.例文帳に追加

所定の補間演算を伴った上で並列処理により解像度変換を行う画像処理装置であって、小型化及びコストダウンを実現した画像処理装置を提供する。 - 特許庁

To realize miniaturization of a CRC code arithmetic circuit for operating a CRC code from byte parallel data which are variable length data and to reduce manufacturing cost.例文帳に追加

本発明の課題は、可変長データであるバイトパラレルデータからＣＲＣ符号を演算するＣＲＣ符号演算回路の小型化を実現し、製造コストを低減することである。 - 特許庁

This parallel arithmetic unit 10 is provided with sets of resisters 120a-120d for storing arithmetic elements to be operated, FMAC 140a-140d for performing a sum-of-product operation on the basis of the arithmetic elements stored in the registers 120a-120d, and selectors 130a and 130b interposed between the resistor 120a and FMAC 140a.例文帳に追加

演算の対象となる演算要素を記録してなるレジスタ１２０ａ〜１２０ｄとこれらのレジスタ１２０ａ〜１２０ｄに記録されている演算要素に基づいて積和演算を行うＦＭＡＣ１４０ａ〜１４０ｄとの組を備え、レジスタ１２０ａとＦＭＡＣ１４０ａとの間にはセレクタ１３０ａ、１３０ｂが介在する並列演算装置１００ａである。 - 特許庁

A multiplex controller is provided with a plurality of process control arithmetic units 1, 2, and 3 for realizing arithmetic processing for the same control in parallel, and each output signal based on the processed results of those process control arithmetic parts is selected based on a prescribed standard, and the selected output signal is used as an output for control.例文帳に追加

多重化制御装置は、同一な制御のための演算処理を並行して個々になす複数のプロセス制御演算１，２，３を備え、これら複数のプロセス制御演算部の処理結果に基づく各出力信号から所定の基準で選択をなし、この選択された出力信号を制御用の出力として用いるようにされている。 - 特許庁

When determined as the execution subject of the arithmetic processing, the parallel arithmetic processing unit 55 reads the image data of the processing target from the RAM 53 by the DMA part, performs calculation to the image data, and sends the image data after the calculation to the RAM 53 by the DMA part.例文帳に追加

並列演算処理部５５は、演算処理の実行主体として決定された場合、処理対象の画像データをＤＭＡ部によりＲＡＭ５３から読み出し、画像データに対して演算を行い、演算後の画像データをＤＭＡ部によりＲＡＭ５３に送る。 - 特許庁

Moreover, a plurality of systems of memories 102 in response to the searching position stores sub-sampling image data of a plurality of the systems in response to the searching position, and a plurality of the correlation arithmetic units 103 are used to carry out correlation arithmetic operations by parallel processing by means of the pipeline method as to the searching position.例文帳に追加

また、探索位置に応じた複数系統のサブサンプリング画像データを探索位置に応じた複数系統のメモリ１０２に保持し、探索位置について複数の相関演算器１０３を用いてパイプライン方式で並列処理により相関演算を行う。 - 特許庁

The arithmetic processor includes: an image reproduction function part for performing decoding processing and image output processing; and a parallel operation function part being the function part to be operated in parallel with the image reproduction function part so as to perform at least image output processing.例文帳に追加

演算処理装置は、デコード処理と画像出力処理とを実行する画像再生機能部と、画像再生機能部と並行して動作可能な機能部であり少なくとも画像出力処理を実行する並行動作機能部とを備える。 - 特許庁