「parallel instruction execution」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

At a decode stage in a low parallel execution mode, when the decode result is a high parallel instruction whose parallel degree is "4" (that is, 4 SIMD), a program control part 4A outputs an instruction code OP to indicate an NOP instruction in a cycle just after the high parallel instruction without incrementing a program counter PC.例文帳に追加

プログラム制御部４Ａはデコード段階において、低並列実行モード時に、デコード結果が並列度が“４”の高並列命令の場合は、プログラムカウンタＰＣをインクリメントすることなく、高並列命令の直後のサイクルでＮＯＰ命令を指示する命令コードＯＰを出力する。 - 特許庁

A plurality of execution units 210-2115 are provided, and a plurality of instruction blocks IB are executed in parallel by these execution units.例文帳に追加

実行ユニット２１__０〜２１_１５は複数個設けられ、これら実行ユニットにより複数の命令ブロックＩＢが並列に実行される。 - 特許庁

To execute a rotate instruction in an execution part of an instruction processing device without reading of a carry flag that requires much time by limiting parallel processing and/or speculative execution.例文帳に追加

命令処理装置の実行部において、並列処理および／または投機的な実行を制限し、時間がかかるキャリーフラグの読み出しを伴うことなく、回転命令を実行できるようにする。 - 特許庁

Execution packets EP1-EP5 include plural variable instruction words which can be executed in parallel by two or more execution units, for example, EP3(0)-EP3(5).例文帳に追加

実行パケットＥＰ１〜ＥＰ５は、２以上の実行ユニットによって並列に実行され得る変動複数の命令語、例えば、ＥＰ３（０）〜ＥＰ３（５）含む。 - 特許庁

In several execution styles, an instruction history cache is used for storing the history data expressing the predicted next instruction among plural instructions stored in a memory and this instruction history cache is operated parallel with a secondary instruction cache so as to parallel retrieve the predicted next instruction and the real next instruction.例文帳に追加

いくつかの実施態様では、メモリに記憶されている複数の命令の予測される次の命令を表す履歴データを記憶するために命令履歴キャッシュが使用され、予測される次の命令と実際の次の命令が並列に検索できるように、この命令履歴キャッシュは二次命令キャッシュと並行して操作される。 - 特許庁

A parallel computing device includes a plurality of arithmetic processors (PE) 2 for performing arithmetic processing in parallel; and an instruction execution control processor (PE-I) 3 for supplying a control instruction to each of the PE 2.例文帳に追加

並列計算装置は、並列して演算処理を行う複数の演算プロセッサー（ＰＥ）２と、ＰＥ２のそれぞれに制御命令を供給する命令実行制御プロセッサー（ＰＥ−Ｉ）３とを備える。 - 特許庁

If the first instruction does not needs the determination, on the other hand, the instruction unit 10 issues an instruction group of a predetermined fixed number of instructions including the first instruction in parallel to the execution units 121-124 unconditionally regardless of the detected dependency among the instruction group.例文帳に追加

さらに、命令ユニット１０は、第１の命令が対象命令でない場合に、第１の命令を含む予め定められた固定数の命令からなる命令グループを、命令グループ内での依存関係の検出結果に拘わらず無条件に実行ユニット１２１〜１２４に並列発行する。 - 特許庁

If a first instruction contained in the instruction stream needs the determination, the instruction unit 10 adjusts the number of instructions to be issued in parallel to the execution units 121-124 in accordance with a detected dependency between the first instruction and at least one subsequent instruction.例文帳に追加

そして、命令ユニット１０は、命令ストリームに含まれる第１の命令が対象命令である場合に、第１の命令とこれに引き続く少なくとも１つの命令との間での依存関係の検出結果に基づいて、命令ユニット１２１〜１２４に並列発行する命令数を調整する。 - 特許庁

A program to be analyzed execution number of time measuring means 12 accumulates the number of times of execution in a count area in response to a count instruction inserted into a program to be analyzed at the time of translation to measure the number of times of execution of an execution sentence by each of parallel execution units.例文帳に追加

解析対象プログラム実行回数計測手段１２は，翻訳時に解析対象プログラム中に挿入されたカウント命令によってカウント領域に実行回数を累積することにより，並列実行単位ごとの実行文の実行回数を計測する。 - 特許庁

Consequently, the transfer of data on the external bus by the device 4 and instruction execution or the like using the internal bus by the CPU 2 can be executed in parallel.例文帳に追加

第１のデータ転送装置による外部バス上のデータ転送と、ＣＰＵによる内部バスを用いた命令実行などが並列化できる。 - 特許庁

To provide a queue processor capable of speeding up a processor by shortening instruction length and program length and making parallel execution possible.例文帳に追加

命令長及びプログラム長を短くするとともに、並列実行を可能にし、プロセッサを高速化することができるキュープロセッサを提供する。 - 特許庁

A debugging device is provided with a parallel interface 110 capable of outputting control data to an external measurement device 400 as parallel data, an instruction to output a data code for tracing to the parallel interface is written at a tracing point in an execution program, and the execution conditions of a program are traced from the data code obtained from the parallel interface in debugging.例文帳に追加

制御データを外部の測定器４００にパラレル・データとして出力できるパラレル・インタフェース１１０を設け、実行プログラムには、トレース・ポイントにトレース用のデータ・コードをパラレル・インタフェースに出力する命令を書き込んでおき、デバッギング時にパラレル・インタフェースから得るデータ・コードからプログラムの実行状況をトレースする。 - 特許庁

To realize an efficient compile by decreasing the number of interference between variables while guaranteeing the possibility of the parallel execution of instruction in graph coloring.例文帳に追加

グラフカラーリングにおいて、命令の並列実行可能性を保証したまま、変数間の干渉数を減少させることにより、効率的なコンパイルを実現する。 - 特許庁

In an instruction step 3, in the case where the respective processors of the processor group 4 end execution of thread and a designated instruction is not given to the program, an instruction for executing thread related to the next parallel processing block is given to the concerned processor.例文帳に追加

指示ステップ３は、プロセッサ群４のそれぞれのプロセッサがスレッドの実行を終了した場合であって、プログラムに所定の指示がなされていない場合には、当該プロセッサに対して次の並列処理ブロックに係るスレッドを実行するように指示する。 - 特許庁

To attain execution by normal parallel operation using a single instruction-stream multiple data-stream (SIMD) type parallel processing processor, even in sequential processing with such hysteresis that the past processed result affects the following pixel processing.例文帳に追加

ＳＩＭＤ型並列処理プロセッサを用い、処理済みの過去の結果が次の画素の処理に影響を与えるようなヒステリシスを持った逐次処理についても、通常の並列演算による実行を可能とする。 - 特許庁

In order to realize the parallel processings, for a class variable instructed by a parallelization instruction sentence or a class type variable included in the execution sentence of a parallel execution object, it is required to generate objects 1010 and 1020 for the parallelized processing of the class other than the object 1000 specified by the source program.例文帳に追加

並列処理を実現するには、ソースプログラムで指定されたオブジェクト1000の他に、並列化指示文で指示されたクラス変数又は並列実行対象の実行文に含まれるクラス型変数のために、当該クラスの並列化処理用オブジェクト1010,1020を生成しなければならない。 - 特許庁

When the following instruction streams Stream 1-2 and 1-3 are executed, the number of arithmetic resources stored on the management table is referred to, whereby the parallel execution of the following instruction streams 1-2 and 1-3 are executable or not is determined.例文帳に追加

後続の命令ストリームＳｔｒｅａｍ１−２，１−３を実行する際には、管理テーブル上に格納されている演算リソース数を参照することにより、後続の命令ストリーム１−２，１−３の並列実行が可能か否かを判断する。 - 特許庁

Each instruction of the pipeline processing is executed in a computing step that comprises parallel processing of an instruction fetch IF for reading instructions from a programmable memory, an instruction decode ID for the instructions read, and a memory access MA, and the execution EXE of a logic operation that does not use data read by the memory access, if the data are not necessary.例文帳に追加

パイプライン処理の各命令の実行は、 プログラムメモリから命令を読み出すインストラクションフェッチＩＦと、 読み出した命令のインストラクションデコードＩＤとメモリアクセスＭＡの並行処理と、 メモリアクセスで読み出したデータが不要であればそれを仕様しない論理演算の実行ＥＸＥとからなる演算ステップとする。 - 特許庁

To parallel execution of the processing of a microprocessor concerning realize a network interface and the processing of an FPGA for instruction by preventing the development cost-up of a gate array and the prolongation of the development period.例文帳に追加

ゲートアレイの開発コストの上昇および開発期間の長期化を回避し、ネットワークインタフェースについてのマイクロプロセッサの処理と命令用ＦＰＧＡの処理との並列的な実行を実現する。 - 特許庁

To provide an information processor which improves the parallel degree of instruction execution and improves the throughput of a processor by proposing a method increasing conditional instructions without receiving the constraint of the number of bits of an instruction code, reducing the number of condition branches and improving the degree of freedom for changing execution orders of instructions.例文帳に追加

本発明は、命令コードのビット数の制約を受けることなく条件付命令を増加させる手法を提案し、条件分岐の数を削減して、命令の実行順序の入れ替えの自由度を高めることにより、命令実行の並列度を向上させ、プロセッサの処理能力の向上を図ることができる情報処理装置を提供することを課題とする。 - 特許庁

Also, each parallel execution boundary information is provided with information specified for certain parallelism or the information of only inter-instruction dependency, and they are switched and used so that it is possible to facilitate a countermeasure to the extension of hardware.例文帳に追加

また、それぞれの並列実行境界情報に、ある並列度に特化した情報または命令間の依存関係のみの情報を持たせておき、それらを切り替えて使用することによりハードウェアの拡張への対応を可能とする。 - 特許庁

Since calculations of a plurality of pixels for the discrete wavelet transform can be executed in parallel through the execution of the discrete wavelet transform processing by using the SIMD processing wherein a single instruction is executed for a plurality of data in parallel, the compression processing using the discrete wavelet transform can be performed at a high speed.例文帳に追加

これにより、複数のデータに対して単一の命令を並列に実行させることができるＳＩＭＤ処理を用いて実行することで、離散ウェーブレット変換処理の複数画素の計算を並列に実行させることができるので、離散ウェーブレット変換を用いた圧縮処理の高速化を図ることができる。 - 特許庁

When scheduling for performing parallel execution is performed by a scheduling device 14, this program rewriter 15 extracts instruction sets composed of instructions for defining values in respective registers and the instructions for referring to the values defined in the registers and detects existing sections for respective definition values for the respective instruction sets.例文帳に追加

並列実行が行われるようなスケジュールがスケジューリング装置１４によりなされると、プログラム書換装置１５は、各レジスタに値を定義している命令、及び、そのレジスタに定義された値を参照している命令からなる命令集合を抽出し、各定義値についての生存区間を、命令集合のそれぞれについて検出する。 - 特許庁

A data setting instruction from a master processor or the change of a status in a system is defined as a start point, and a processing sequencer makes a plurality of pieces of DMA process data setting in parallel based on preliminarily set data setting information including the execution sequence information between a plurality of pieces of data setting.例文帳に追加

マスタプロセッサからのデータ設定指令あるいはシステム内のステータスの変化を起点として、予め設定された複数のデータ設定間の実行順序情報を含むデータ設定設定情報をもとに、処理シーケンサが複数ＤＭＡにデータ設定を並列処理させる。 - 特許庁