「parallel testing」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Massively parallel human tissue models helping to revolutionize lab testing例文帳に追加

研究に革命をもたらす 大規模に並列化されたヒト組織モデルは - 映画・海外ドラマ英語字幕翻訳辞書

A personal computer 1 generates parallel testing programs P-1 to P-N for transmitting to parallel testing devices 2-1 to 2-N, and then transmits test start signals C-1 to C-N to the parallel testing devices 2-1 to 2-N.例文帳に追加

パーソナルコンピュータ１は、並列試験プログラムＰ−１〜Ｐ−Ｎを生成して並列試験装置２−１〜２−Ｎにそれぞれ送信した後、試験開始信号Ｃ−１〜Ｃ−Ｎを並列試験装置２−１〜２−Ｎにそれぞれ送信する。 - 特許庁

To provide a permeation testing apparatus capable of testing permeability of a plurality of samples in parallel, using a simple constitution.例文帳に追加

簡易な構成で多数の試料の透過性を並行して試験することが可能な透過試験装置を提供する。 - 特許庁

To perform correct testing irrespective of presence of replacement even when a plurality of memory blocks are simultaneously accessed during parallel testing.例文帳に追加

パラレルテストにおいて複数のメモリブロックに同時にアクセスする場合であっても、置換の有無に関わらず正しくテストを行う。 - 特許庁

In response to it, the parallel testing devices 2-1 to 2-N execute the parallel testing programs P-1 to P-N and perform testing processing to a DUT 4 by measuring devices 3-1 to 3-N.例文帳に追加

これに応答して、並列試験装置２−１〜２−Ｎはそれぞれ、並列試験プログラムＰ−１〜Ｐ−Ｎを実行して、計測用装置３−１〜３−Ｎを用いてＤＵＴ４に対する試験処理を行う。 - 特許庁

To provide a testing system and a testing method, capable of testing a plurality of semiconductor devices stably in parallel, without causing the circuit size of the semiconductor devices to increase.例文帳に追加

半導体装置の回路規模を増大させることなく、複数の半導体装置を並行して安定に試験することが可能なテスト装置およびテスト方法を提供する。 - 特許庁

Sequence for testing circuit block of discrete die is selected in order to optimize testing time of a set of dies to be parallel-tested.例文帳に追加

個別のダイの回路ブロックをテストするためのシーケンスは、並列テストが実施されるダイのセットのテスト時間を最適化するために選択される。 - 特許庁

To enhance expandability of a parallel testing system by miniaturizing its entire configuration.例文帳に追加

並列試験システム全体の構成を小型にし、当該並列試験システムの拡張性を高める。 - 特許庁

To reduce the testing time by conducting the test of a memory to be tested and the analysis of a defect in parallel.例文帳に追加

被試験メモリの試験と不良解析を並行処理することによって試験時間を短縮する。 - 特許庁

To provide a device testing resistance values of on die termination (ODT) of all pads in parallel.例文帳に追加

全てのパッドのオンダイターミネーション（ＯＤＴ）抵抗値テストをパラレルに行うことが可能な装置を提供する。 - 特許庁

Then, the image processing means 9 executes image processing by a unit of the visual field in parallel and testing by a unit of the visual field in parallel.例文帳に追加

すると、画像処理手段９によって、検査視野単位の画像処理が並行して実行され、検査視野単位の検査が並行して実行される。 - 特許庁

To provide a semiconductor testing device and a parallel processing method for it having a plurality of memory banks, a controller, and a data processing processor for performing measurement and data processing in parallel.例文帳に追加

複数のメモリバンクとコントローラとデータ処理プロセッサとを備え、測定の実行とデータ処理を並行して行う半導体試験装置と並列処理方法。 - 特許庁

The apparatus accurately measures a difference in resistance by measuring the resistance of two testing plates placed in parallel, moment between the testing plates and resistance force.例文帳に追加

平行に設置した２枚の試験用平板の抵抗と試験平板間のモーメント及び抵抗力を計測することで、精度良く抵抗の差を計測する装置とする。 - 特許庁

To provide a cross wind generator capable of suppressing deviation in speed of a testing wind over a parallel direction.例文帳に追加

並列方向にわたる試験風の速度の偏りを抑えることができる横風送風装置を提供する。 - 特許庁

Walk two filename lists in parallel, testing if each source is newer than its corresponding target.例文帳に追加

ふたつのファイル名リストを並列に探索して、それぞれのソースが対応するターゲットより新しいかをテストします。 - Python

In an equivalent load testing circuit for testing a thyristor module 1, a capacitor is divided into capacitors 21, 22 in series, and a diode 91 is connected in parallel with the capacitor 22.例文帳に追加

サイリスタモジュール１の試験を行う等価負荷試験回路において、コンデンサが直列に２分割されてコンデンサ２１、２２とされ、コンデンサ２２にダイオード９１が並列接続されている。 - 特許庁

Accordingly, since the test of the I/O part and the test of the internal circuit can be executed in parallel, the testing time can be shortened.例文帳に追加

これによって、Ｉ/Ｏ部のテストと内部回路のテストが並行して実行できるため、テスト時間の短縮が可能となる。 - 特許庁

To provide an improved parallel channel bit error rate tester and a method for testing communication networks or the like which use the tester.例文帳に追加

改善された並列チャネルビット誤り率テスタ、並びに、それを用いて通信ネットワーク等をテストするための方法を提供する。 - 特許庁

To provide a testing connector for being surely connected to a flexible thin plate electrode extending from electronic components in parallel in one action.例文帳に追加

電子部品から平行に延びるフレキシブルな薄板電極にワンタッチで確実に接続できる試験用コネクタを提供する。 - 特許庁

To permit simultaneous execution of a plurality of testings in parallel under a restriction that the loading conditions of testing terminals are constant.例文帳に追加

試験端末の負荷状況が一定という制約下で、並行して複数の試験を同時に行うことができるようにする。 - 特許庁

An operation testing serial digital signal inputted to the input terminal 11b is converted into an n-bit parallel digital signal through a serial/parallel converter 17, an n-bit counter 18 and a flip flop(FF) 19.例文帳に追加

シリアル／パラレル変換部１７乃至フリップフロップ１９は、入力端子１１ｂに入力される動作テスト用のシリアルディジタル信号をｎビットパラレルディジタル信号に変換する。 - 特許庁

To further improve testing efficiency by performing uniformity measurement and dynamic balance measurement in parallel by one tester, as a tire tester.例文帳に追加

タイヤ試験機において、１つの試験機でユニフォミティ測定と動バランス測定とを並列して行って試験効率を一層向上させる。 - 特許庁

Consequently, uniformization of speed over the parallel direction X for the blown-off airgases having passed the resistant substance 80 is accelerated, and the deviation in the speed of the testing wind over the parallel direction X can be suppressed.例文帳に追加

これによって外部抵抗体８０を通過した送風気体について、並列方向Ｘの速度の均一化を促進し、並列方向Ｘにわたる試験風の速度の偏りを抑えることができる。 - 特許庁

To provide an apparatus for testing semiconductor integrated circuits, capable of simultaneously testing a plurality of semiconductor integrated circuits in parallel, whose outputs in test results become a synchronized with each other, even if identical test patterns are simultaneously input in it.例文帳に追加

同じテストパタ−ンを同時に入力してもテスト結果の出力が相互に非同期となる複数の半導体集積回路を同時に並列的にテスト可能な半導体集積回路のテスト装置を提供する。 - 特許庁

In scan testing a logic IC, on which a plurality of IP circuits 141-143 substantially identical in structure are combined, scan data are inputted to the respective IP circuit in parallel.例文帳に追加

実質的に同一構成の複数のIP回路141 〜143 を混載したロジックICにおいて、スキャンテスト時に各IP回路に並列にスキャンデータを入力する。 - 特許庁

To provide a semiconductor device testing a plurality of built-in semiconductor chips in parallel by using only a part of data input/output terminals.例文帳に追加

一部のデータ入出力端子のみを用いて内蔵された複数の半導体チップを並列にテストすることのできる半導体装置を提供する。 - 特許庁

In this case, the number of kinds of processing to be performed in parallel is determined in consideration of a difference between hardware performance in the normal operation and that in testing (S30).例文帳に追加

その際、通常運用時のハードウェア性能とテスト時のハードウェア性能との差を考慮し、並列に実行する処理の数を決定する（Ｓ３０）。 - 特許庁

The method also has a characteristic capable of testing the presence or absence of plural activities of the physiologically active substance by performing plural assays in parallel.例文帳に追加

また、生理活性物質が有する複数の活性の有無を、複数のアッセイを並列的に実施することにより検定できるという特徴を有している。 - 特許庁

To increase the number of chips, which are in parallel, and to efficiently test semiconductor chips on a wafer by testing wafer levels at the same time without using a CS signal.例文帳に追加

ＣＳ信号を用いずにウェハレベルのテストを同時に行うことを可能とし、チップの並列数を増やして効率よくウェハ上の半導体チップをテストする。 - 特許庁

A code synchronous and serial/parallel conversion circuit 1 synchronizes codes and converts a receiving system Y into information systems I1 to IK and a testing system P in serial and parallel, and outputs them to a first stage decoding circuit 2.例文帳に追加

符号同期及び直列／並列変換回路１は符号同期をとり、受信系列Ｙを情報系列Ｉ１〜ＩＫと検査系列Ｐとに直列／並列変換し、第１段復号回路２に出力する。 - 特許庁

To provide a testing technology of a semiconductor device, which restricts the overhead of an area to a minimum and can make a signal propagate in parallel to testing by a method, wherein the signal is bypassed by utilizing an existent data path in an IP core.例文帳に追加

ＩＰコア内の既存のデータパスを利用して信号をバイパスさせることで、面積のオーバーヘッドを最小限に抑えながら、パラレルに信号を伝播させてテストを行うことができる半導体装置のテスト技術を提供する。 - 特許庁

The second and third testing circuits may have respectively a plurality of testing elements provided electrically in parallel, a selection part for controlling each testing element in the on-state successively at the test time of the electronic device, and a discrimination information output part for outputting each terminal voltage of the testing element controlled in the on-state successively by the selection part as discrimination information of the electronic device.例文帳に追加

第２および第３のテスト用回路は、電気的に並列に設けられた複数のテスト用素子と、電子デバイスの試験時において、それぞれのテスト用素子を順次オン状態に制御する選択部と、選択部が順次オン状態に制御したテスト用素子のそれぞれの端子電圧を、電子デバイスの識別情報として出力する識別情報出力部とを有してよい。 - 特許庁

To provide an IC device-testing method and an IC device-testing system for inexpensively applying a laser beam different targets of a semiconductor IC device (DUT) to be inspected simultaneously in parallel, speedily successively without requiring any rematching in a microscope.例文帳に追加

検査対象の半導体ＩＣデバイス（ＤＵＴ）の互いに異なるターゲットを同時並行的にまたは高速逐次的に顕微鏡の再整合を要することなく低コストでレーザ光照射するＩＣデバイス試験方法・システムを提供する。 - 特許庁

This semiconductor testing apparatus 1 tests a plurality of devices to be tested 20a-20d in parallel using a test pattern P1 generated by a pattern generating section 11.例文帳に追加

半導体試験装置１は、パターン発生部１１で発生した試験パターンＰ１を用いて複数の被試験デバイス２０ａ〜２０ｄの試験を並行して行うものである。 - 特許庁

To realize a temporally parallel test between a predetermined circuit block having a self-diagnosis circuit and another circuit block in a testing method for an IC having a plurality circuit blocks.例文帳に追加

複数の回路ブロックを有するＩＣのテスト方法において、自己診断回路を有する所定の回路ブロックと、その他の回路ブロックとの時間的な並列テストを実現する。 - 特許庁

Maintaining the total mass flow through several parallel turbine inlet control valves (28) constant also minimizes turbine power changes during inlet control valve (28) testing.例文帳に追加

平行タービン入口制御弁（２８）を通る全質量流量を一定に保ち、入口制御弁（２８）試験中のタービン出力変化も最小限に抑えられる。 - 特許庁

To provide a testing method, in which some of same integrated circuit (IC) chips are tested, in parallel with asynchronous actions via two physical connections between a circuit tester and each chip.例文帳に追加

いくつかの同一の集積回路チップを、テスタと各チップとの間の２つの物理的接点を介して非同期動作で並列に試験する方法を提供する。 - 特許庁

Maintaining the total mass flow through the parallel turbine inlet control valves (28) constant also minimizes turbine output changes during inlet control valve (28) testing.例文帳に追加

平行タービン入口制御弁（２８）を通る全質量流量を一定に保ち、入口制御弁（２８）試験中のタービン出力変化も最小限に抑えられる。 - 特許庁

Sequential data which are received from the testing device 314 are constituted in a parallel shape, and an estimation-to-actual data value is displayed for every node, in order to indicate whether the test of a node has passed or not.例文帳に追加

テスト装置から受け取られた順次データは並列形式に構成され、ノードのテストが合格か否かを示すためノード毎に予測対実際データ値が表示される。 - 特許庁

A low-temperature tank 15 and a high-temperature vessel 16 are installed in parallel via an insulating layer 17 in a lower part of a device main body 14 of the liquid tank type thermal shock testing device 13.例文帳に追加

液槽式冷熱衝撃試験装置１３の装置本体１４の下方に低温槽１５及び高温槽１６が断熱層１７を介して並列状態に設置されている。 - 特許庁

The receiving signal from the plurality of the probes 10 are capable of simultaneous display with the constitution parallel connecting the receiving terminals of the plurality of probes and the receiving terminals of the electric signal of the testing device body.例文帳に追加

複数の探触子の受信側端子を試験装置本体の電気信号の受信端子に並列接続し、複数の探触子１０からの受信信号を同時に表示可能に構成する。 - 特許庁

The bacteria detection part 17 is arranged to be inclined in the microbiological testing chip 10 so that a normal vector of the bacteria detection part 17 on an incident surface and the optical axis of the excitation light are not parallel.例文帳に追加

菌体検出部１７の入射面における法線ベクトルと励起光の光軸が平行とならないように、微生物検査チップ１０内において菌体検出部１７を傾斜させて配置する。 - 特許庁

By maintaining the total mass flow through several parallel turbine inlet control valves (28) constant, the steam generator pressure is maintained constant, and the inlet pressure regulator is unaffected during inlet control valve testing.例文帳に追加

平行タービン入口制御弁（２８）を流れる全質量流量を一定に保ち、蒸気発生器圧力が一定に維持され、入口制御弁試験中に入口圧力調整器が影響を受けない。 - 特許庁

Thus the use of the voltage value, when resistance is connected in parallel with the electric cell to apply current enables accurate testing of connection status, even if minute disconnections are found on the cell voltage sensing line.例文帳に追加

電池電圧検出線に微小断線があっても、単電池と並列に抵抗を接続し電流を流したときの電圧値を用いるので、精度よく接続状態の検査が可能である。 - 特許庁

To prevent a damage of a measuring probe needle when performing a large-numbered parallel test, and to heighten inspection efficiency, concerning a probe card, a semiconductor integrated circuit testing device and a semiconductor integrated circuit test method.例文帳に追加

プローブカード、半導体集積回路試験装置及び半導体集積回路試験方法に関し、多数個並列テストを行う際の測定プローブ針の損傷を防止するとともに、検査効率を高める。 - 特許庁