「parasitic transistor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A parasitic bipolar transistor is turned ON against a further excessive surge.例文帳に追加

更に過大なサージに対しては寄生バイポーラトランジスタがオンする。 - 特許庁

To detect a parasitic current caused by a parasitic transistor, and control the behavior of a control circuit in accordance with the parasitic current, thus surely preventing a malfunction of the control circuit caused by the parasitic current.例文帳に追加

寄生トランジスタによる寄生電流を検出し、寄生電流に応じて制御回路の動作を制御することを目的とし、寄生電流に起因する制御回路の誤動作を確実に防止する。 - 特許庁

By forming an ion implanting layer 14 for parasitic Tr adjustment on a channel region 9 of the parasitic transistor, a threshold voltage of the parasitic transistor is adjusted.例文帳に追加

そして、寄生トランジスタのチャネル領域９に寄生Ｔｒ調節用イオン注入層１４を形成することで、寄生トランジスタのしきい値電圧を調節する。 - 特許庁

The lower high-concentration region 34 is provided, thus reducing the parasitic base resistance of the parasitic transistor generated in the body region 36, and hence inhibiting the secondary yield phenomenon due to the parasitic transistor.例文帳に追加

下部高濃度領域３４を設けることで、ボディ領域３６に生ずる寄生トランジスタの寄生ベース抵抗値を小さくすることが可能となるため、寄生トランジスタによる２次降伏現象を抑制することができる。 - 特許庁

The similar effect to a case where a resistor and a capacitor are provided can be obtained by parasitic resistance and parasitic capacitance of the load transistor T2.例文帳に追加

負荷用トランジスタＴ２の寄生抵抗及び寄生容量によって、抵抗素子及びキャパシタを設けた場合と同様な効果が得られる。 - 特許庁

To provide a vertical transistor in which parasitic resistance of a source is small and which is not influenced by "1" disturbance by a parasitic bipolar element.例文帳に追加

ソースの寄生抵抗が小さく、寄生バイポーラ素子による”１”ディスターブの影響を受けない縦型トランジスタを提供する。 - 特許庁

To provide a horizontal hetero-bipolar transistor which can perform a high speed operation with a small parasitic capacity or a parasitic resistor.例文帳に追加

寄生容量や寄生抵抗の小さな高速動作の可能な横型へテロバイポーラトランジスタを提供する。 - 特許庁

To prevent destruction of a device by a parasitic effect produced by a parasitic transistor, when a MOSFET of a bridge circuit is formed on a single chip.例文帳に追加

ブリッジ回路のＭＯＳＦＥＴを１つのチップに形成した場合に、寄生トランジスタによる寄生効果で素子が破壊されることを防ぐ。 - 特許庁

To protect a semiconductor device against damage caused by a parasitic effect possessed by a parasitic transistor when a MOSFET having a bridge circuit structure is formed into a single chip.例文帳に追加

ブリッジ回路のＭＯＳＦＥＴを１つのチップに形成した場合に、寄生トランジスタによる寄生効果で素子が破壊されることを防ぐ。 - 特許庁

With this structure, the value of resistance at the base region of the parasitic transistor is reduced, a potential increase at the base region of the MOS transistor 1 is suppressed, and the operation of the parasitic transistor is inhibited.例文帳に追加

この構造により、寄生トランジスタのベース領域での抵抗値が低減し、ＭＯＳトランジスタ１のベース領域での電位上昇が抑制され、寄生トランジスタ動作が抑止される。 - 特許庁

The reverse connection protection diode D1 is a parasitic diode of the Pch power MOS transistor PMT1.例文帳に追加

逆接保護ダイオードＤ１はＰｃｈパワーＭＯＳトランジスタＰＭＴ１の寄生ダイオードである。 - 特許庁

To provide a hetero-junction compound semiconductor field-effect transistor having less parasitic resistance.例文帳に追加

寄生抵抗を低減できるヘテロ接合型化合物半導体電界効果トランジスタを提供すること。 - 特許庁

To give distorted stress to a semiconductor layer in which a transistor is formed, while reducing the parasitic capacitance.例文帳に追加

寄生容量を低減しつつ、トランジスタが形成される半導体層に歪応力を与える。 - 特許庁

To provide a heterojunction bipolar transistor having a structure in which the parasitic capacitance can be reduced.例文帳に追加

寄生キャパシタンスを低減できる構造を備えるヘテロ接合バイポーラトランジスタを提供する。 - 特許庁

To positively utilize a parasitic transistor formed in an element isolation region inside an integrated circuit.例文帳に追加

集積回路内の素子分離領域にできる寄生トランジスタを積極的に利用する。 - 特許庁

To prevent thyristor operation of a step-up circuit due to a parasitic transistor during actuation.例文帳に追加

昇圧回路の起動時の寄生トランジスタによるサイリスタ動作を防止する。 - 特許庁

A parasitic transistor receives the first high level voltage by a base and the second high level voltage by an emitter.例文帳に追加

寄生トランジスタは、第１高レベル電圧をベースで受け、第２高レベル電圧をエミッタで受ける。 - 特許庁

To reduce parasitic capacitance generated in a gate electrode of a gate all around transistor.例文帳に追加

ゲート・オール・アラウンドトランジスタのゲート電極に発生する寄生容量が低減する。 - 特許庁

To provide a charge pump circuit in which a parasitic transistor is not turned on during load variation.例文帳に追加

負荷変動時に寄生トランジスタがオンしないチャージポンプ回路を提供する。 - 特許庁

To suppress program errors caused by gate parasitic capacity of a drive transistor for driving a light emitting element.例文帳に追加

発光素子を駆動する駆動用トランジスタのゲート寄生容量によるプログラム誤差を抑制する。 - 特許庁

By this structure, a device size is reduced and parasitic npn transistor operation is controlled.例文帳に追加

この構造により、デバイスサイズが縮小され、寄生ＮＰＮトランジスタ動作が抑止されている。 - 特許庁

To balance the parasitic capacitance of the global data line pair of 3 transistor cells.例文帳に追加

３トランジスタセルのグローバルデータ線対の寄生容量を平衡する。 - 特許庁

To provide a forming method of a transistor, with which parasitic capacitance can be dropped.例文帳に追加

寄生キャパシタンスを低下させることができるトランジスタの形成方法を提供すること。 - 特許庁

To provide a thin film transistor that reduces or eliminates parasitic capacitance and feed-through voltage.例文帳に追加

寄生容量およびフィードスルー電圧を削減または削除する薄膜トランジスタを提供する。 - 特許庁

To provide a semiconductor device in which the operation of its parasitic bipolar transistor is suppressed.例文帳に追加

寄生バイポーラトランジスタの動作が抑制された半導体装置を提案する。 - 特許庁

To provide a highly reliable semiconductor device by preventing an operation of a parasitic MOS transistor.例文帳に追加

寄生ＭＯＳトランジスタの動作を防止し、信頼性の高い半導体装置を提供する。 - 特許庁

TRANSISTOR STRUCTURE HAVING MINIMIZED PARASITIC EFFECT AND MANUFACTURING METHOD OF SAME例文帳に追加

最小化された寄生効果を有するトランジスタ構造およびその製造方法 - 特許庁

The multi-finger transistor has a small area, and has low resistance and parasitic capacitance.例文帳に追加

マルチフィンガートランジスタは、小さい面積を有しかつ、低い抵抗及び寄生キャパシタンスを有する。 - 特許庁

To provide a transistor amplifier having reduced parasitic, or parametric, oscillations.例文帳に追加

寄生振動、すなわちパラメータ発振を低減したトランジスタ増幅器を提供する。 - 特許庁

Thus, a threshold of a parasitic transistor formed around the element region is increased.例文帳に追加

このため、素子領域周辺に形成される寄生トランジスタのしきい値が高くなる。 - 特許庁

To reduce parasitic capacitance and resistance regarding the source/ drain of a MOS transistor.例文帳に追加

ＭＯＳトランジスタのソース・ドレインに関する寄生容量と寄生抵抗とを低減する。 - 特許庁

To suppress decrease in the threshold voltage of a parasitic transistor in an upper part of a sidewall part of a trench.例文帳に追加

トレンチの側壁部の上部における寄生トランジスタのしきい値電圧の低下を抑制する。 - 特許庁

When parasitic oscillations are generated by a parasitic induction component L11 and a parasitic capacitance component CQ1, only a small current flows so that malfunction will not be generated in the control circuit 2, and large stresses will not be applied to the FET transistor Q1.例文帳に追加

寄生誘導成分Ｌl1や寄生容量成分ＣQ1により寄生振動が発生しても、小さな電流しか流れないため、制御回路２が誤動作を起こすこともなく電界効果トランジスタQ1に大きなストレスがかかることもない。 - 特許庁

A semiconductor region of the field effect transistor further forms a semiconductor region of a parasitic bipolar transistor.例文帳に追加

電界効果トランジスタの半導体領域は、寄生的なバイポーラトランジスタの半導体領域も形成する。 - 特許庁

The semiconductor device 1 includes an SBD (Schottky Barrier Diode) 20 in parallel with the parasitic diode of an SJMOSFET (Super Junction Metal Oxide Semiconductor Field Effect Transistor) 17.例文帳に追加

半導体装置１は、ＳＪＭＯＳＦＥＴ（Super Junction Metal Oxide Semiconductor Field Effect Transistor）１７の寄生ダイオードと並列に、ＳＢＤ（Schottky Barrier Diode）２０を備えている。 - 特許庁

To provide a MOS transistor with a parasitic MOS transistor suppressed in a semiconductor device formed on an SOI type substrate.例文帳に追加

ＳＯＩ型基板に形成される半導体装置において、寄生ＭＯＳトランジスタが抑制されたＭＯＳトランジスタを提供する。 - 特許庁

To suppress a parasitic transistor operation of a transistor that starts operating at a threshold voltage lower than a design value.例文帳に追加

トランジスタが設計より低い閾値電圧で動作し始めるという寄生トランジスタ動作を抑制する。 - 特許庁

To shunt an electric current to a field effect transistor parasitic diode by providing a field effect transistor in parallel to current detection means.例文帳に追加

電流検出手段と並列に電界効果トランジスタを設けるとその電界効果トランジスタ寄生ダイオードに電流が分流する。 - 特許庁

The formation of a parasitic thin film transistor in the side channel 16 of the n-type thin film transistor 4 can be prevented.例文帳に追加

ｎ型薄膜トランジスタ４のサイドチャネル部16での寄生薄膜トランジスタの形成を防止できる。 - 特許庁

To obtain a triple well MOS transistor in which increase of current consumption is prevented while protecting an element against breakdown due to thermal runaway of a parasitic bipolar transistor.例文帳に追加

トリプルウェルＭＯＳトランジスタにおいて、消費電流の増大や、寄生バイポーラトランジスタの熱暴走による素子破壊を防ぐこと。 - 特許庁

Then, the breakdown resistance of the MOS transistor 1 caused by the operation of the parasitic transistor can be improved.例文帳に追加

そして、寄生トランジスタ動作に起因するＭＯＳトランジスタ１の破壊耐量を向上させることができる。 - 特許庁

Thus, the parasitic current flowing in the parasitic transistor (Tr2) can be prevent and the power consumption of the integrated circuit can be reduced by means of having the switching device (22), by which the base (b-4) of the parasitic transistor (Tr2) of the switching circuit (18) having the field effect transistors (b) is changed to the off voltage.例文帳に追加

このように、電界効果トランジスタ（ｂ）を有する切替回路（１８）の寄生トランジスタ（Ｔｒ２）のベース（ｂ−４）をオフ電圧にするスイッチ手段（２２）を有することにより、寄生トランジスタ（Ｔｒ２）を流れる寄生電流を防ぐことができ、集積回路の消費電力を低減させることができる。 - 特許庁

A transistor for causing only a parasitic current by resistance and parasitic capacitance to flow to a Vcc or a GND is connected to the gate of the driver transistor to clamp a gate voltage.例文帳に追加

ドライバートランジスタのゲートに抵抗と寄生容量による寄生電流のみをＶｃｃもしくはＧＮＤに流すトランジスタを接続し、ゲート電圧をクランプをさせる構成とした。 - 特許庁

Since a diode 53 is connected between a collector of a transistor 51 in the second switching circuit 50 and the gate of the MOSFET 1; even if the MOSFET 1 is turned off and a current flows to a parasitic capacity 20 to lower a gate voltage, a parasitic transistor being parasitic on the transistor 51 does not operate and a transistor 52 can be surely turned on.例文帳に追加

第２の開閉回路５０中のトランジスタ５１のコレクタとＭＯＳＦＥＴ１のゲートとの間にダイオード５３を接続しているので、ＭＯＳＦＥＴ１がターンオフして寄生容量２０に電流が流れてゲート電圧が低下しても、トランジスタ５１に寄生した寄生トランジスタが動作せず、確実にトランジスタ５２をオンさせることができる。 - 特許庁

To more accurately prevent a power transistor from being overheated by placing a temperature detection transistor immune to the effect of a parasitic transistor in the vicinity of the power transistor for driving an inductive load or the like.例文帳に追加

インダクタンス負荷等を駆動するためのパワートランジスタの近傍に、寄生トランジスタによる影響を受けることのない温度検出トランジスタを配置し、より正確にパワートランジスタの過熱保護を行うこと。 - 特許庁