「reset latch」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

When data being in sense latch in this read memory data is in a programmed state, corresponding bit latch is reset.例文帳に追加

この読取ったメモリデータでセンスラッチにあるものがプログラムされた状態にあるときには対応するビットラッチをリセットするようにした。 - 特許庁

Since electric power is not supplied when a latch is placed in operation and supplied when the latch is reset, a self-holding is enabled.例文帳に追加

ラッチを作動させるときは非通電状態であり、ラッチの解除するときだけ通電状態であるため、自己保持が可能となる。 - 特許庁

Additionally as another constitution form a latch circuit that lathes the reset signal generated by the reset time setting section is provided.例文帳に追加

さらに、一構成として前記リセット時間設定部により生成されたリセット信号をラッチするラッチ回路を有する。 - 特許庁

The latch circuit 4 is set again by the correction set signals even when it is reset by the noise.例文帳に追加

ラッチ回路４はノイズによってリセットされても補正セット信号によって再びセットされる。 - 特許庁

Thereafter, the release actuator 32 is dropped so as to reset a latch assembly 17.例文帳に追加

その後、解除アクチュエータ32は、ラッチ組立体17がリセットされ得るように脱落する。 - 特許庁

When the latch value is latched by the reset storage circuit, an address selecting circuit 22 selects one of the reset vector addresses as a selected reset vector address according to a selection signal to be applied from a reset selection terminal 11b.例文帳に追加

リセット記憶回路にラッチ値がラッチされると、リセット選択端子１１ｂから与えられる選択信号に応じて、アドレス選択回路２２はリセッベクタトアドレスのうちの一つを選択リセットベクタアドレスとして選択する。 - 特許庁

Additionally, wiring for transmitting reset signals RST from a CPU 103 is connected to the direct reset terminal DR of the latch signal output circuit 174 and the latch signal output circuit 174 is reset by the reset signals RST.例文帳に追加

また、ＣＰＵ１０３からのリセット信号ＲＳＴを伝送する配線が、ラッチ信号出力回路１７４の直接リセット端子ＤＲに接続されており、リセット信号ＲＳＴによりラッチ信号出力回路１７４のリセットが行われる。 - 特許庁

The on-signal canceling circuit 30 consists of a latch circuit 32 for latching the control signal 1 to be output to the switch 40 and a counter circuit 38 for outputting a reset signal to a reset terminal R in the latch circuit 32 a preset time after Hi is output by the latch circuit 32.例文帳に追加

オン信号キャンセル回路３０は、制御信号１をラッチしてスイッチ４０に出力するラッチ回路３２と、ラッチ回路３２からＨｉが出力されてから所定時間経過後にラッチ回路３２のリセット端子Ｒにリセット信号を出力するカウンタ回路３８とにより構成する。 - 特許庁

A reset signal, i.e., a data fetching signal is inputted to a latch control circuit 2a, the data are fetched by the circuit 2a when the data are inputted from an output terminal during a reset period and the latch output is decided in a reset cancel mode.例文帳に追加

さらに、出力バッファ制御回路は、新たな制御線および端子を増設することなく、出力バッファ制御回路を構成でき、新たなプログラムによって制御情報を内部メモリーに書き込む必要がない出力バッファ制御回路を提供することにある。 - 特許庁

A reset button 38 for manual reset is provided pressably on a cover 3 of a circuit breaker when latch cannot reverse to a trip position because an opening/closing lever is constrained at an OFF position by a remote operation device, and therefore, automatic reset of a tripping device cannot be performed by a latch pin.例文帳に追加

開閉レバーが遠隔操作装置によりＯＦＦ位置に拘束されているためにラッチがトリップ位置まで反転できず、従ってラッチピンによる引外し装置の自動リセットが不能の場合に手動リセットするリセットボタンを回路遮断器のカバーに押動自在に設ける。 - 特許庁

A plurality of reset vector addresses are set in the CPU, and a reset storage circuit 23 latches a preliminarily decided value as a latch value regardless of the reset signal after a power is supplied.例文帳に追加

ＣＰＵには複数のリセットベクタアドレスが設定されており、リセット記憶回路２３では、電源投入の後、リセット信号にかかわらず予め定められた値をラッチ値としてラッチする。 - 特許庁

When a power supply voltage VCC is supplied to a terminal 2, a latch 21 is reset by a reset signal POR outputted from a power on reset 20.例文帳に追加

端子２に電源電圧ＶＣＣが供給されると、パワーオンリセット部２０から出力されるリセット信号ＰＯＲでラッチ部２１がリセットされる。 - 特許庁

It is possible for the microcomputer 2 to disable the idling stop function after the idling stop function has been reset because the reset information is stored in the latch circuit 3a both during and after reset of the microcomputer 2.例文帳に追加

マイクロコンピュータ２のリセット中及びリセット後もリセット情報がラッチ回路３ａに記憶されることから、リセットした後にマイクロコンピュータ２はアイドリングストップ機能を無効化できる。 - 特許庁

The latch circuit is set when a corresponding line group is selected and a set signal TXADD_SET is made to be the "H" level, and reset when a reset signal TXADD_RESET_G_n is made to be the "L" level.例文帳に追加

ラッチ回路は、対応の行グループが選択され、かつセット信号ＴＸＡＤＤ＿ＳＥＴが「Ｈ」レベルにされた場合にセットされ、リセット信号ＴＸＡＤＤ＿ＲＥＳＥＴ＿Ｇ＿ｎが「Ｌ」レベルにされた場合にリセットされる。 - 特許庁

This power-on reset circuit is provided with a reset voltage setting section 1 that changes an output polarity when a power supply voltage reaches a setting voltage, a reset time setting section 2 that generates a reset signal in a prescribed time after an output of the reset voltage setting section is changed, and a latch circuit that latches the reset signal generated by this reset time setting section 2.例文帳に追加

電源電圧が設定電圧になる時、出力の極性を変化するリセット電圧設定部と、このリセット電圧設定部の出力の変化時点から所定の時間後にリセット信号を生成するリセット時間設定部と、このリセット時間設定部により生成されたリセット信号をラッチするラッチ回路を備えることを特徴とする。 - 特許庁

In the idling stop device 1a, reset information indicating that reset conditions have been established is stored in a latch circuit 3a when the reset conditions have been established, and a microcomputer 2 disables an idling stop function when the reset information is stored.例文帳に追加

アイドリングストップ装置１ａでは、リセット条件が成立した場合にリセット条件が成立したことを示すリセット情報がラッチ回路３ａに記憶され、このリセット情報が記憶されているときはマイクロコンピュータ２はアイドリングストップ機能を無効化する。 - 特許庁

The timer-latch type short circuit protection circuit comprises a detection circuit, a delay circuit, and a latch circuit wherein the delay circuit is reset by an output voltage abnormal signal of a switching regulator outputted from the latch circuit, and the latch circuit is reset by the sum of the output voltage abnormal signal and a UVLO signal.例文帳に追加

本発明のタイマーラッチ式短絡保護回路は、検出回路と遅延回路とラッチ回路とからなり、遅延回路のリセットはラッチ回路が出力するスイッチングレギュレータの出力電圧異常信号により行い、ラッチ回路のリセットは出力電圧異常信号とUVLO信号との和で行う構成とする。 - 特許庁

Each test mode circuit comprises also a decoding circuit AD#R,... outputting a group reset signal resetting a corresponding latch circuit.例文帳に追加

各テストモード回路は、対応するラッチ回路をリセットするグループリセット信号を出力するデコード回路ＡＤ♯Ｒ、…をさらに含む。 - 特許庁

To safely reset an active pixel sensor array, without causing significant increase in a current that causes destructive latch-up.例文帳に追加

破壊的なラッチアップを生じさせる電流の顕著な増加をもたらすことなく能動画素センサアレイを安全にリセットする。 - 特許庁

To automatically and surely reset a microcomputer in the case of microcomputer latch without adding any special configuration for watch dog.例文帳に追加

ウォッチドッグのための特殊な構成を追加することなく、マイコンラッチ時に自動的かつ確実にマイコンにリセットをかける - 特許庁

The maximum value data held in a positive peak detection part 21 are latched into a latch circuit 36 at the reset timing.例文帳に追加

このリセットのタイミングで正ピーク検出部２１に保持されている最大値データをラッチ回路３６にラッチする。 - 特許庁

This latch circuit 61 is reset by only a test enable-signal TEN outputted from a test enable-signal generating circuit.例文帳に追加

このラッチ回路６１は、試験イネーブル信号発生回路から出力される試験イネーブル信号（ＴＥＮ）ＴＥＮのみによってリセットされる。 - 特許庁

The state of the RS latch 2 is loaded into the D flip-flop 4 to reset the register 14.例文帳に追加

これにより、ＲＳラッチ２の状態がＤフリップフロップ４にロードされ、レジスタ１４が再設定される。 - 特許庁

A status latch signal f is produced in an output from the circuit 12 and this signal f is fed to a power-on reset status register 13.例文帳に追加

回路１２の出力には、ステータスラッチ信号ｆが生成され、この信号ｆがパワーオンリセットステータスレジスタ１３に供給される。 - 特許庁

An output terminal of the AND circuit 41 is connected to a reset terminal R of a latch circuit LH2 of the second control circuit 5.例文帳に追加

ＡＮＤ回路４１の出力端子は第２の制御回路５におけるラッチ回路ＬＨ２のリセット端子Ｒに接続されている。 - 特許庁

The outputs of the narrow-pulse generating circuits 24, 34 are supplied to a set terminal and to the reset terminal of an SR latch 36, respectively.例文帳に追加

狭パルス生成回路２４，３４の出力は、それぞれ、SRラッチ３６のセット端子及びリセット端子に供給される。 - 特許庁

In this case, verification is OK and a write latch circuit 111 is reset; hence, no write operation is performed.例文帳に追加

そして、この組み合わせ回路の出力によりラッチ回路のリセットを行うことにより書き込み回路への書き込みデータの出力を制御する。 - 特許庁

The timing control circuit resets the latch circuit L1 by activating the internal reset signal PRESET 2 and allows the latch circuit L1 to hold the setting data by activating the internal reset signal PRESET 1 only for a predetermined period.例文帳に追加

タイミング制御回路は、内部リセット信号ＰＲＥＳＥＴ２を活性化させることによりラッチ回路Ｌ１をリセットし、内部リセット信号ＰＲＥＳＥＴ１を所定期間だけ活性化させることにより設定データをラッチ回路Ｌ１に保持させる。 - 特許庁

As a particular configuration, a data selector 4 for selecting data to be outputted to the latch circuit 3 on the basis of the level of a reset signal is arranged at the preceding stage of the latch circuit 3.例文帳に追加

具体的構成としては、前記ラッチ回路３の前段に、ラッチ回路３へ出力するデータをリセット信号のレベルに基づいて選択するデータセレクタ４を配置する。 - 特許庁

An input side of a first inverter 1 for outputting a reset signal RES is connected with a latch circuit 2 to control an output in response to voltage of an output node A of the latch circuit 2.例文帳に追加

リセット信号ＲＥＳを出力する第１のインバータ１の入力側とラッチ回路２を接続し、ラッチ回路２の出力ノードＡの電圧に応じて出力を制御する。 - 特許庁

The output of an AND circuit 30 having received the input of both the latch canceling signal and the reset signal is inputted to clear terminals of the latch circuit 28 and 29.例文帳に追加

各ラッチ回路２８，２９のクリア端子には、ラッチ無効信号およびリセット信号の入力を受けたアンド回路３０の出力が入力される。 - 特許庁

An inverting signal of an ignition signal IGt is given to a reset terminal of the latch circuit 15, and when the ignition signal IGt turns to "L", the latch circuit 15 stops the output of the cut-off signal.例文帳に追加

点火信号ＩＧｔの反転信号がラッチ回路１５のリセット端子に与えられており、点火信号ＩＧｔが「Ｌ」になるとラッチ回路１５は遮断信号の出力を停止する。 - 特許庁

A set and reset type latch unit 13 is designed to output the output signal of the latch unit, after holding to a full-amplitude state, until a power source voltage or a ground voltage Vss.例文帳に追加

セット・リセット型ラッチ部１３は、ラッチ部の出力信号を電源電位または接地電位Vssまでのフル振幅状態で保持して出力する。 - 特許庁

The latch circuit is constituted in such a way that the stopped controlled circuit is re-started only by resetting the RS latch 101 by the output of a power-on reset circuit 103 after re-throwing-in the power source.例文帳に追加

停止した被制御回路を再起動するためには、電源を再投入しパワーオンリセット回路１０３の出力でＲＳラッチ１０１をリセットすることでのみ可能という構成となっている。 - 特許庁

When a reset signal is input to a latch 7, a bus 2 and a line Li are pulled up by pull-up resistors RA0-RA20 since transistors TR0-TR20 are ON by the low-level output of the latch.例文帳に追加

リセット信号がラッチ７に入力されると、そのローレベル出力によりトランジスタＴＲ0〜ＴＲ20がオンするので、バス２及びラインＬiはプルアップ抵抗ＲA0乃至ＲA20によりプルアップされる。 - 特許庁

This device is equipped with a latch mechanism for locking and holding the door 1 at optional opening, a lock releasing mechanism for releasing locking to the door 1 by the latch mechanism, and a reset mechanism for returning the unlocked latch mechanism into a lock-operable condition.例文帳に追加

ラッゲージドア１を任意開度でロックし保持するラッチ機構と、ラッチ機構によるラッゲージドア１に対するロックを解除するロック解除機構と、ロック解除されたラッチ機構をロック作動可能な状態に復帰させるリセット機構と、を備える。 - 特許庁

When a reset signal from the outside becomes 'H', the setting data of the memory information setting circuit 11 is inputted to a memory information latch circuit 12 and when the reset signal becomes 'L', the data are latched.例文帳に追加

そして、外部からのリセット信号が「Ｈ」になると、メモリ情報設定回路１１の設定データがメモリ情報ラッチ回路１２に入力され、リセット信号が「Ｌ」になるとラッチされる。 - 特許庁

When the count value of the counter circuit 32 reaches a value set by data S4, a reset pulse S3 is outputted from the counter circuit 32, and the latch circuit 33 is reset forcibly.例文帳に追加

カウンタ回路32のカウント値がデータS4で規定された値になると、カウンタ回路32からリセットパルスS3が出力され、ラッチ回路33が強制的にリセットされる。 - 特許庁

When the phase delay detecting signal S is impressed to a reset input, an RS latch 22 turns DOUT to '1' and when the phase advance detecting signal R is impressed to the reset input, the DOUT is turned to '0'.例文帳に追加

ＲＳラッチ２２は、リセット入力に位相進み検出信号Ｓが印可されると、ＤＯＵＴを”１”に、リセット入力に位相進み検出信号Ｒが印可されると、ＤＯＵＴを”０”とする。 - 特許庁

When an internal power supply voltage VDD is in a non-feeding state, a discharge route of a first terminal NP is formed in a reset part 12, a latch part 11 is turned to a reset state and the voltage of the first terminal NP is turned to 0 (V).例文帳に追加

内部電源電圧ＶＤＤが非給電状態の際には、リセット部１２に第１端子ＮＰの放電経路が形成され、ラッチ部１１がリセット状態となり、第１端子ＮＰの電圧が０（Ｖ）とされる。 - 特許庁

A vibration sensing device 40 outputs a reset signal by a reset part 74 by switching on the main switch of an image forming apparatus, and switches on a switching element 36 by resetting a latch circuit 66.例文帳に追加

振動検知装置４０では、画像形成装置のメインスイッチがオンされることによりリセット部７４がリセット信号を出力し、ラッチ回路６６をリセットすることによりスイッチング素子３６をオンする。 - 特許庁

In a latch circuit 120, output terminals Q and QB are reset to a ground potential GND at the time of a reset operation, and nodes NDa and NDb are held almost at the same potential by a transistor PT5 in a conducting state.例文帳に追加

ラッチ回路１２０において、リセット動作のとき、出力端子ＱとＱＢが接地電位ＧＮＤにリセットされ、導通状態にあるトランジスタＰＴ５によってノードＮＤａとＮＤｂがほぼ同電位に保持される。 - 特許庁

A reset control circuit 81 is provided to control a reset state of a latch circuit of the rewriting/read-out circuit 13 in accordance with cut-off, non-cut-off of this fuse F.例文帳に追加

このフューズＦの切断、非切断に応じて、書き換え／読み出し回路１３のラッチ回路のリセット状態を制御するために、リセット制御回路８１が設けられている。 - 特許庁

A fuse circuit 30 includes a fuse element 31, a read-out circuit RD which obtains setting data of the fuse element 31 in response to the internal reset signal PRESET 1, and a latch circuit L1 which temporarily holds setting data and is reset by the internal reset signal PRESET 2.例文帳に追加

ヒューズ回路３０は、ヒューズ素子３１と、内部リセット信号ＰＲＥＳＥＴ１に応答して、ヒューズ素子３１の設定データを取得する読出回路ＲＤと、設定データを一時的に保持し、内部リセット信号ＰＲＥＳＥＴ２によってリセットされるラッチ回路Ｌ１を備える。 - 特許庁

The frequency correction circuit includes: a reset signal generating circuit 24; a frequency correction data latch circuit 25 for latching and holding frequency correction data ZP1, ZP2 respectively generated by first and second zapping circuits 21, 22 on the basis of a latch clock ZCLK; and a latch clock generating circuit 26 for generating the latch clock ZCLK.例文帳に追加

周波数補正回路は、リセット信号発生回路２４、第１のザッピング回路２１及び第２のザッピング回路２２によってそれぞれ発生された周波数補正データＺＰ１，ＺＰ２をラッチクロックＺＣＬＫに基づいてラッチして保持する周波数補正データラッチ回路２５、ラッチクロックＺＣＬＫを発生するラッチクロック発生回路２６を備えている。 - 特許庁