「rtl」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To easily obtain an RTL of a top circuit after a block circuit is separated to the outside.例文帳に追加

ブロック回路を外部に分離した後のトップ回路のＲＴＬを容易に得ることができる。 - 特許庁

GATED CLOCK CELL, SCAN TEST CONTROL CIRCUIT, AND METHOD FOR DESIGNING RTL LEVEL OF SCAN TEST CONTROL CIRCUIT例文帳に追加

ゲーテッドクロックセル、スキャンテスト制御回路及びスキャンテスト制御回路のＲＴＬレベルの設計方法 - 特許庁

Then, a property conversion part 33 converts the generated operation level property into RTL property.例文帳に追加

続いて、プロパティ変換部３３が、生成された動作レベルプロパティをＲＴＬプロパティに変換する。 - 特許庁

The respective test sets for each part are combined to obtain a complete test set for the RTL digital circuit.例文帳に追加

各部分に対するテストセットは連結され、ＲＴＬデジタル回路用の完全テストセットが得られる。 - 特許庁

Hereafter, the memorized internal state is set as an initial value, and an RTL simulation executing part 250 executes RTL simulation in parallel at each verification period using a test pattern generated at each verification period.例文帳に追加

次に、記憶された内部状態を初期値とし、検証ピリオド毎に生成されたテストパタンを用いて、ＲＴＬシミュレーション実行部２５０がＲＴＬシミュレーションを検証ピリオド毎に並列に実行する。 - 特許庁

An RTL rewrite means 2d rewrites the RTL of the top circuit 1 in which the block circuit 1c is separated based on the separation port information generated by the separation port information generation means 2c.例文帳に追加

ＲＴＬ書き換え手段２ｄは、分離ポート情報生成手段２ｃによって生成された分離ポート情報に基づいて、ブロック回路１ｃが分離されたトップ回路１のＲＴＬを書き換える。 - 特許庁

A logic synthesis part 3a generates an old hierarchy logic circuit 12 from the hierarchized old RTL 9 and a logic synthesis part 3b generates a new hierarchy logic circuit 13 from the hierarchized new RTL 10.例文帳に追加

論理合成部３ａは階層化旧ＲＴＬ９から旧階層論理回路１２を生成し、論理合成部３ｂは階層化新ＲＴＬ１０から新階層論理回路１３を生成する。 - 特許庁

An operation level simulation control part 220 acquires an operation level simulation model, an operation level test pattern and an RTL description through a data input device 100, and makes an operation level simulation executing part 210 execute operation level simulation.例文帳に追加

動作レベルシミュレーション制御部220は、データ入力装置100を介して動作レベルシミュレーションモデル、動作レベルテストパタン及びRTL記述を取得し、動作レベルシミュレーション実行部210に動作レベルシミュレーションを実行させる。 - 特許庁

The operation synthesizer 2 outputs correspondence relation among intermediate descriptions before and after the respective processes and descriptions before and after the respective processes when the RTL description is introduced via several processes from the operation level description.例文帳に追加

動作合成装置２は、動作レベル記述から幾つかの工程を経てRTL記述を導出する際、各工程前後の中間レベル記述と各工程前後の記述の対応関係を出力する。 - 特許庁

Producing an assignment decision diagram that represents the RTL digital circuit generates the test pattern.例文帳に追加

テストパターンはＲＴＬデジタル回路を表現する割当決定図を作成することにより生成される。 - 特許庁

The RTL output part 3 converts the logical description into the description of a low rank hierarchical instance based on the signal information transferred for each logical description from the RTL analysis purser part 2, and writes the description of the hierarchical instance in the output RTL 5, and writes the logical description of each hierarchy in a temporary file 4.例文帳に追加

ＲＴＬ出力部３は、ＲＴＬ解析パーサ部２から各論理記述毎に渡される信号情報に基づいて、論理記述を下位の階層インスタンスの記述に変換し、その階層インスタンスの記述を出力ＲＴＬ５に書き出すとともに、各階層の論理記述をテンポラリファイル４に書き出す。 - 特許庁

A behavioral synthesis means 2 converts a behavioral description 1 into an RTL description, and a correspondence table generation means 3 generates a correspondence table of blocks in the behavioral description 1 and states in the RTL description 4 by reference to the behavioral description 1, the RTL description 4 and the processing content of each process of behavioral synthesis.例文帳に追加

動作合成手段２は、動作記述１からＲＴＬ記述への変換を行い、対応表生成手段３は、動作記述１、ＲＴＬ記述４、及び動作合成の各工程の処理内容を参照して、動作記述１の各ブロック及びＲＴＬ記述４における状態の対応表を生成する。 - 特許庁

In a method for accelerating power estimation of a circuit, RTL description of the circuit is generated, power model expansion RTL description of the circuit is generated, a simulator to be executed is selected, the power model extension RTL description is changed to the contents suitable for the simulator and power consumption of the circuit is estimated by executing the simulator.例文帳に追加

回路の電力推定を加速する方法であって、回路のＲＴＬ記述を生成し、回路の電力モデル拡張ＲＴＬ記述を生成し、実行するシミュレータを選択し、電力モデル拡張ＲＴＬ記述をシミュレータに適した内容に変更し、シミュレータを実行して回路の消費電力を推定する。 - 特許庁

In a processing (ST1), RTL (Register Transfer Level) data 32 described by the RTL and expressing a plurality of registers is generated using a hardware description language to a design specification 31 of a semiconductor integrated circuit.例文帳に追加

処理（ＳＴ１）では、半導体集積回路の設計仕様３１に対してハードウェア記述言語を用いてＲＴＬ（Ｒｅｇｉｓｔｏｒ Ｔｒａｎｓｆｅｒ Ｌｅｖｅｌ）で記述され、複数のレジスタを表すＲＴＬデータ３２を生成する。 - 特許庁

Concerning a way of thinking of syntax definition and memory reference in an S system, this LIR is highly similar to RTL, while the LIR is different from the RTL with respect to the fact that the LIR includes a high order structure and denotational semantic definition.例文帳に追加

ＬＩＲは、Ｓ式によるシンタックス定義、メモリ参照の考え方はＲＴＬと同様の部分も多いが、とりわけ、上位構造と表示的意味定義を含むという点でＲＴＬとは相違する。 - 特許庁

To reduce a logic synthesis and layout work by optimizing a hierarchy (module) for RTL description.例文帳に追加

ＲＴＬ記述について階層（モジュール）を最適化することによって、論理合成、レイアウト作業を軽減する。 - 特許庁

A substitution sentence erasure section 24 substitutes and erases the substitution sentence in the logic circuit converted into the RTL format.例文帳に追加

代入文削除部２４はＲＴＬ形式に変換した論理回路中の代入文を置換して削除する。 - 特許庁

To enhance the efficiency and scalability of a power estimation tool for large-scale RTL circuit design.例文帳に追加

大規模なＲＴＬ回路設計向けの電力推定ツールの効率性とスケーラビリティの向上を実現する。 - 特許庁

A coverage devaluation system 10 is composed roughly of an input means for inputting a register transfer level(RTL) description 3, a means for inputting a verification suite 4, a function test coverage measuring instrument 1 which measures the function test coverage, an RTL simplifying device 2 which simplifies RTL, and an output means which outputs a converted verification suite 5.例文帳に追加

カバレッジ評価システム１０は、レジスタ転送レベル（ＲＴＬ）記述３を取り込む入力手段と、検証スイート４を入力する手段と、機能テストカバレッジを計測する機能テストカバレッジ計測装置１と、ＲＴＬを簡単化するＲＴＬ簡単化装置２と、変換された検証スイート５を出力する出力手段とから概略構成される。 - 特許庁

As to each of the logical blocks where the RTL data and a signal pattern for verification are input and which are detected by the detection unit 110, an RTL simulator 120 acquires changing timing of multiple entries in the logical block.例文帳に追加

ＲＴＬシミュレータ１２０は、上記ＲＴＬデータと、検証用の信号パターンとが入力され、検出部１１０により検出された各論理ブロックについて、該論理ブロックの複数の入力の変化タイミングを取得する。 - 特許庁

Simulation, according to the RTL description based on the cell library and the circuit diagram information, is carried out by a simulation means 11-2.例文帳に追加

セルライブラリと回路図情報とに基づいてＲＴＬ記述でのシミュレーションをシミュレーション手段１１−２が行う。 - 特許庁

To provide a method which can automatically generate a high quality test pattern for a RTL digital circuit quickly.例文帳に追加

本発明は、ＲＴＬデジタル回路のテストパターンを高速かつ高品質に自動生成する方法の提供を目的とする。 - 特許庁

To provide a failure simulating device capable of performing failure simulation by using an RTL net list as it is.例文帳に追加

ＲＴＬネットリストをそのまま用いて、故障シミュレーションを行うことが可能な、故障シミュレーション装置を提供する。 - 特許庁

To input a Verilog-HDL source of RTL and transform it into a program executable on a computer.例文帳に追加

ＲＴＬのＶｅｒｉｌｏｇ−ＨＤＬソースを入力し、計算機上で実行可能なプログラム言語に変換する。 - 特許庁

An operation synthesis part 12' generates RTL description 14' of a type not developing operation in accordance with the parameter.例文帳に追加

動作合成部１２′においてはパラメータに従って演算を展開しない形のＲＴＬ記述１４′を生成する。 - 特許庁

The method performs behavioral synthesis through generic behavioral synthesis processing (step A7) to create an RTL level description (step A8).例文帳に追加

そして、一般的な動作合成処理で動作合成を行い（ステップＡ７）、ＲＴＬレベル記述を生成する（ステップＡ８）。 - 特許庁

It is determined whether a logic simulation result of an RTL description and a gate-level logic simulation result are matched.例文帳に追加

ＲＴＬ記述の論理シミュレーション結果とゲートレベルの論理シミュレーション結果とが一致しているか否かを判定する。 - 特許庁

A delay operation part 1 refers to the timing constraint 4, calculates path delay to be added among all storage elements in the verification object circuit (RTL) 5 described by HDL and outputs a mathematical operation result to a delay added RTL generation section 2.例文帳に追加

遅延演算部１は、タイミング制約４を参照して、ＨＤＬで記述された検証対象回路（ＲＴＬ）５におけるすべての記憶素子間に付加すべきパス遅延を演算し、演算結果を遅延付加ＲＴＬ生成部２へ出力する。 - 特許庁

This system is provided with an RTL simulation method and a pattern preparing means for calculating the working rate of a gate and a net list simulation method.例文帳に追加

本発明はＲＴＬシミュレーション手段とゲートの動作率算出用パタン作成手段とネットリストシミュレーション手段を含む。 - 特許庁

An interface model 5 is generated between an operation model 1 described at an operation level and an RTL model 2 to be connected with the operation model.例文帳に追加

動作レベルで記述された動作モデル１と、これと接続されるＲＴＬモデル２との間にインターフェースモデル５を生成する。 - 特許庁

A logic synthesizing part 2A performs a logic synthesis process based on RTL description data D2, and synthesizes an intermediate synthesized logic circuit.例文帳に追加

論理合成部２ＡはＲＴＬ記述データＤ２に基づき、論理合成処理を行い中間合成論理回路を合成する。 - 特許庁

By the action of a process conversion part 16 and a high order synthesis part 24, the RTL description 24 of the process is generated by a process unit.例文帳に追加

プロセス変換部１６及び高位合成部２４の作用により、プロセス単位でプロセスのＲＴＬ記述２４が生成される。 - 特許庁

An expectation value collating part 270 collates the cycle precision level simulation result as an expectation value with the result of the RTL simulation.例文帳に追加

期待値照合部２７０は、サイクル精度レベルのシミュレーション結果を期待値として、ＲＴＬシミュレーションの結果と照合する。 - 特許庁

辰旦端), RTL and LTR writing directions as well as incomplete and gzipped fonts (as long as php's zlib extension is installed). 例文帳に追加

また、不完全なフォントや gzip 圧縮されたフォントにも対応しています(PHP の zlib 拡張モジュールがインストールされていることが前提です)。 - PEAR

In a logic simulation stage by a simulator 33 for an RTL 31 into which the control task is inserted, the clock/delay control part 40 is linked with the simulator 33, and a modulation clock or a delay signal is inserted into the control task of the RTL 31.例文帳に追加

制御タスクが挿入されたＲＴＬ３１についてのシミュレータ３３による論理シミュレーション段階においては、シミュレータ３３にクロック・遅延制御部４０を連携させ、ＲＴＬ３１の制御タスクに対し変調クロックや遅延信号を挿入する。 - 特許庁

A path specification device combines the correspondence tables to generate a correspondence table determining the correspondence relation between the RTL description and the operation description.例文帳に追加

パス特定装置は、これら対応表を結合し、ＲＴＬ記述と動作記述の対応関係を定めた対応表を生成する。 - 特許庁

All variables and conditional expressions included in RTL descriptions being the object of verification are extracted, and stored in a storage part 120.例文帳に追加

被検証対象のＲＴＬ記述中に含まれるすべての変数と条件式とを抽出して、記憶部１２０に格納する。 - 特許庁

By giving the test parameter TP to an RTL simulator 202, a simulation result which is the same value as the expected value is output is obtained.例文帳に追加

このテストパラメータＴＰをＲＴＬシミュレータ２０２に与えることにより、期待値どおりの値を出力するシミュレーション結果を得る。 - 特許庁

To verify a circuit on a single-chip circuit level with efficiency and high accuracy and especially perform a logical verification on an RTL(register transfer level) with efficiency.例文帳に追加

１チップ回路レベルでの回路の検証を効率良く、かつ高い精度で行い、特に、ＲＴＬの論理検証を効率良く行う。 - 特許庁

By using the high level abstraction model source code early created, the coverage is measured without waiting for the completion of the actual logic of the RTL.例文帳に追加

早く作成できた高抽象度モデルソースコードを用いることにより、ＲＴＬの実論理の完成を待たずにカバレッジを計測できる。 - 特許庁

In a step 109 of calculating the toggle rate, the toggle rate can be calculated by using a code coverage calculating tool with respect to connection data in an RTL design phase which can be obtained in an RTL designing step of the semiconductor integrated circuit in place of a conventional toggle rate calculation with respect to a net list.例文帳に追加

トグル率算出工程１０９で、従来のネットリストに対するトグル率算出に代えて、半導体集積回路のＲＴＬ設計工程で得られるＲＴＬ設計段階の接続データに対してコードカバレッジ算出ツールを用いてトグル率を算出することを可能にする。 - 特許庁

To provide a software generating device capable of generating software that can correctly verifying an RTL description even in the RTL description of an LSI for sequentially executing processing to each of a plurality of input values by using a test program for verifying an operation description.例文帳に追加

複数の入力値それぞれに対する処理を順次実行するＬＳＩのＲＴＬ記述であっても、そのＲＴＬ記述を正しく検証することが可能なソフトウェアを、動作記述の検証用のテストプログラムを用いて生成することができるソフトウェア生成装置を実現する。 - 特許庁

A model extracting device 5 extracts models capable of expressing update of control structure and signals based on a finite state machine as models corresponding to the operation level description, the respective intermediate level descriptions and the RTL description from them and a signal value function extracting device 7 extracts signal value functions from the models.例文帳に追加

モデル抽出装置５は、動作レベル記述、各中間レベル記述、RTL 記述からそれらに対応するモデルとして有限状態機械をベースとする制御構造と信号の更新を表現可能なモデルを抽出し、信号値関数抽出装置７は、モデルから信号値関数を抽出する。 - 特許庁

Verification returns to the step ST11 again and the one chip verification is performed according to the test bench 12 to which the test items are added and the RTL 13.例文帳に追加

再びステップＳＴ１１に戻り、テスト項目が追加されたテストベンチ１２およびＲＴＬ１３に基づいて１チップ検証を行う。 - 特許庁

A library hierarchy expansion section 22 converts into the RTL format by expanding the library hierarchy to the instance in the logic circuit.例文帳に追加

ライブラリ階層展開部２２は、論理回路中のインスタンスに対してライブラリの階層を展開する処理を行ってＲＴＬ形式に変換する。 - 特許庁