「system debug」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To easily debug control program of an electronic control unit(ECU) for controlling a controlled system according to the control program prepared by object oriented thinking.例文帳に追加

オブジェクト指向の考え方により作成された制御プログラムに従って制御対象を制御する電子制御装置において、その制御プログラムのデバッグを容易に行えるようにする。 - 特許庁

To provide a data processing system capable of operational verification of data transfer, debug, and the like in mutual authentication process even when the operator has no idea of an encryption processing method in the mutual authentication.例文帳に追加

相互認証の暗号化処理方法を知らない者であっても相互認証処理におけるデータ転送の動作確認やデバッグ等を行うことができる装置を提供する。 - 特許庁

Note that there will be little or no performance decrease from running a debug kernel, and it is useful to keep one around in case of a system panic. 例文帳に追加

ただし FreeBSD 3.0 とそれ以降のシステムの場合はカーネルのサイズは小さくなりますし、デバッグカーネルを実行する時のパフォーマンスの低下もありません。 また、そのカーネルはシステムがパニックした場合に有用です。 - FreeBSD

To reduce the number of terminals for establishing communication with the outside without significantly enlarging a circuit scale necessary for debug, in a semiconductor integrated circuit connected to a debugging system to configure an emulation system.例文帳に追加

デバッグシステムに接続することによりエミュレーションシステムを実現する半導体集積回路において、デバッグのために要する回路規模をあまり大きくすることなく、外部との間で通信を行うための端子数を低減する。 - 特許庁

To provide a system for outputting a file with a data structure that can be readily extended, provide a module design, easily cope with future science and technology and simplify debug and correction.例文帳に追加

容易に拡張可能で、モジュール化でき、将来の科学技術への対応が容易で、デバッグ及び修正を簡略化可能なデータ構造を有するファイルを出力するシステムを提供すること。 - 特許庁

To debug a system-on-chip semiconductor integrated circuit by means of a small number of signals without setting a special mode, the circuit having a built-in CPU that is not necessarily operating at all times.例文帳に追加

常に動作状態にあるとは限らないＣＰＵを内蔵するシステムオンチップの半導体集積回路において、特殊なモードを設定することなく、少ない数の信号を用いてデバッグを行う。 - 特許庁

To attain a virtual computer system capable of outputting debug information and adding a new program without changing a class file (program file) registered in a JAR area of a cellular phone terminal.例文帳に追加

携帯電話端末のＪＡＲ領域に登録されるクラスファイル（プログラムファイル）を変更すること無く、デバッグ情報の出力や新たなプログラムの追加が可能な仮想コンピュータシステムを実現する。 - 特許庁

Such a configuration should be useful for two classes of people: system administrators who wish to install FreeBSD on machines that have no keyboard or monitor attached, and developers who want to debug the kernel or device drivers. 例文帳に追加

この様な構成はきっと次のような二種類の人達に便利でしょう。 それは、キーボードやモニタのないマシンに FreeBSD をインストールしたいシステム管理者と、カーネルやデバイスドライバをデバッグしたい開発者です。 - FreeBSD

A data processing system on an integrated circuit 42 having a microprocessor 1 and pieces of peripheral equipment 60 and 61 is provided with an emulation unit 50 capable of realizing the debug and emulation of the integrated circuit 42 when this emulation unit 50 is connected to an outside test system 51.例文帳に追加

マイクロプロセッサ１及び周辺装置６０、６１を有する集積回路４２上のデータ処理システムには、外部テストシステム５１に接続するときに集積回路４２のデバッグ及びエミュレーションを可能にするエミュレーションユニット５０が設けられる。 - 特許庁

A debug support device supports debugging of the processor system having the central processing unit operated in accordance with the program, an instruction processing part which processes a dedicated instruction, and a storage part which temporarily stores the dedicated instruction.例文帳に追加

デバッグ支援装置は、プログラムに従って動作する中央処理装置と、専用命令を処理する命令処理部と、専用命令を一時的に記憶する記憶部とを有するプロセッサシステムのデバッグを支援する。 - 特許庁

This system for remotely controlling the debugging unit comprises: a first protocol converter for converting first TCP data transferred via the Internet and including a debug instruction for controlling the debugging unit to first UDP data; and a second protocol converter for converting second TCP data transferred from the first protocol converter via the Internet and including debug result data to second UDP data.例文帳に追加

デバッグ装置を遠隔制御するシステムは、インターネットを介して転送された、デバッグ装置を制御するためのデバッグ命令を含む第１ＴＣＰデータを第１ＵＤＰデータに変換する第１プロトコル変換器と、インターネットを介して第１プロトコル変換器から転送された、デバッグ結果データを含む第２ＴＣＰデータを第２ＵＤＰデータに変換する第２プロトコル変換器と、を含む。 - 特許庁

To obtain strict synchronism in coordinated operations of break and step execution of multiple CPU and monitor a relation between output and time for multiple CPU trace data in debug of a multiple CPU computer system.例文帳に追加

複数のＣＰＵを搭載したコンピュータシステムのデバッグにおいて、複数のＣＰＵのブレーク、ステップ実行の協調動作における厳密な同期性を確保し、複数のＣＰＵトレースデータの出力時間関係を観測できるようにする。 - 特許庁

To provide a data analysis processing system that automatically applies statistic processing to data on the basis of a keyword from a received log file of a result of debug test of a communication terminal so as to calculate a desired statistic value and to provide its program.例文帳に追加

入力された通信端末のデバッグ試験結果のログファイルからキーワードに基づいてデータを自動的に統計処理を行い、所望の統計値を算出するデータ解析処理システム及びそのプログラムを提供すること。 - 特許庁

To provide a real time processor debug system for reducing power consumption, and for minimizing the influence of performance due to a bus load by selectively sampling the address and data signal of the virtual bus of a core processor during a real time operation.例文帳に追加

実時間動作の間にコアプロセッサの仮想バスのアドレスおよびデータ信号を選択的にサンプルして電力消費を低減しかつバス負荷による性能の影響を最小にする実時間プロセッサ・デバッグシステムを提供する。 - 特許庁

Because no particular logger was specified, the system used the root logger.The debug and info messages didn't appear because by default, the root logger is configured to only handle messages with a severity of WARNING or above.例文帳に追加

ここではロガーを特定しなかったので、システムはルートロガーを使っています。 デバッグメッセージや情報メッセージは表示されませんが、これはデフォルトのルートロガーが WARNING 以上の重要度を持つメッセージしか処理しないように設定されているからです。 - Python

To provide a program stop method allowing resumption of a program from a stop point of the program in synchronization with an external timer when once stopping the program, in a real time system having the timer outside a CPU having an on-chip debug function and executing the real time program.例文帳に追加

オンチップデバッグ機能を有するＣＰＵでリアルタイムプログラムを実行し、ＣＰＵの外にタイマを備えるリアルタイムシステムにおいて、一旦該プログラムを停止したときに、該プログラムの停止点から外部タイマに同期させて該プログラムを再開できるプログラム停止方法の提供。 - 特許庁

The debug system using the pseudo on-the-fly processing is provided with an asynchronous break mask control means for masking an asynchronous break request signal caused by the pseudo on-the-fly processing, according to the priority of user program processing in response to the asynchronous break request signal.例文帳に追加

擬似オンザフライ処理を利用したデバッグシステムにおいて、擬似オンザフライ処理に伴う非同期ブレーク要求信号に応答して、ユーザプログラムの処理の優先度に応じて当該非同期ブレーク要求信号をマスクする非同期ブレークマスク制御手段を設ける。 - 特許庁

To provide a method and a device of parallel processing type for general-purpose debug for multitask system by which a debugging function (information collection) is given priority over all kernel processing, a kernel itself and a device driver can be debugged and continuously operable debugging is realized and to provide also a storage medium with a multitask system parallel processing type general debugging program stored therein.例文帳に追加

カーネルのあらゆる処理よりもデバッグ機能（情報収集）を優先させ、カーネル自身やデバイスドライバのデバッグを行うことを可能とし、連続運転可能なデバッグを実現させることができるマルチタスクシステム用並行処理型汎用デバック方法及び装置及びマルチタスクシステム用並行処理型汎用デバッグプログラムを格納した記憶媒体を提供する。 - 特許庁

To surely debug a program and to prevent malfunction of a controlled system (input/output device) by extracting a variable used in a ladder program not associated (unused) with an input/output number (address) where an input/ output device is connected to an input/output terminal of a PLC.例文帳に追加

入出力機器がＰＬＣの入出力端子に接続される入出力番号（アドレス）と対応付けられていない（未使用の）、ラダープログラムなどで用いる変数を抽出することによって、プログラムのデバッグを確実にし、さらには制御対象機器（入出力機器）の誤動作を防止する。 - 特許庁

This system is provided with debug record recording means DBGR1, DBGR2, DBGR3, and DBGR4, and an interface is arranged between the (DBGR1, DBGR3) and the (DBGR2, DBGR4), and the former is arranged at a command transmitting part side (host side) and the latter is arranged at a command receiving part (target side).例文帳に追加

デバッグ・レコード記録手段ＤＢＧＲ１、ＤＢＧＲ２、ＤＢＧＲ３、ＤＢＧＲ４を設け、さらに（ＤＢＧＲ１、ＤＢＧＲ３）と（ＤＢＧＲ２、ＤＢＧＲ４）の間にインターフェイスを設けて、前者をコマンド送出部側（ホスト側）、後者をコマンド受信部側（ターゲット側）に配する。 - 特許庁

Also, when the data arranged in the same address to be used for a different purpose are displayed, the debug information is retrieved from the address, and the condition to be used of the data matched with the address is extracted, so that the data contents to be displayed can be displayed in system status under the condition and in display timing.例文帳に追加

また、同一アドレスに配置された異なった目的で使用されるデータの表示では、そのアドレスでデバッグ情報を検索し、そのアドレスに合致したデータの使用される条件を取り出し、その条件と表示するタイミングでのシステム状態より表示するべきデータ内容を表示する。 - 特許庁

When this operating system transfers execution authority to an operation thread by using a specific area access break function mounted as a debug function of a microcomputer, the execution authority is transferred to the application thread after a memory area desired to be protected is previously set from the application thread.例文帳に追加

マイクロコンピュータのデバッグ機能として搭載される特定エリアアクセスブレーク機能を用いて、オペレーティングシステムがアプリケーションスレッドに実行権を渡す際に、あらかじめアプリケーションスレッドから保護したいメモリエリアを設定した後にアプリケーションスレッドに実行権を渡すことによって実現する。 - 特許庁

The CPU logic and the debug logic are formed by an FPGA (Field Programmable Gate Array) where an arbitrary logic can be written, and they are connected so as to cooperatively operate, there by achieving flexible response to the change in specifications of the CPU to be debugged on the user system.例文帳に追加

上記ＣＰＵ論理と、上記デバッグ論理とを、それぞれ任意の論理を書込み可能なＦＰＧＡによって形成し、且つ、それらが互いに協調して動作可能に結合することで、ユーザーシステム上のデバッグ対象ＣＰＵの仕様の変更に柔軟に対応できるようにする。 - 特許庁

The system designates at least one LSI block as an object of debugging in an LSI debug mode and regulates to input/output an internal signal necessary for debugging the LSI block designated as an object of debugging using an LSI terminal for an I/O signal of an LSI block which is not an object of debugging.例文帳に追加

ＬＳＩデバッグモード時に、少なくとも１つのＬＳＩブロックをデバッグ対象として指定し、指定されたデバッグ対象のＬＳＩブロックのデバッグのために必要な内部信号を、デバッグ対象外のＬＳＩブロックの入出力信号用のＬＳＩ端子を使用して入出力するように制御する。 - 特許庁

The pin reduction type debug tool 110 includes: a second clock generation circuit 170 generating a clock of the same baud rate as the first clock generation circuit; and a second asynchronous communication control circuit 180 performing communication control for performing transmission/reception of the debugging data with the target system by asynchronous type serial data transmission with the clock generated by the second clock generation circuit as an operation clock.例文帳に追加

省ピン型のデバッグツール１１０は、第１のクロック生成回路と同じボーレートのクロックを生成する第２のクロック生成回路１７０と、 第２のクロック生成回路で生成されたクロックを動作クロックとして、前記ターゲットシステムとのデバッグ用のデータの送受信を非同期式のシリアルデータ伝送で行うための通信制御を行う第２の非同期通信制御回路１８０とを含む。 - 特許庁