「transistor network」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A tunable oscillator includes a first transistor, a second transistor connected in parallel with the first transistor, a noise feedback and bias network coupled to the first and the second transistors, a planar coupled resonator network coupled to the first and the second transistors, and a means for dynamically tuning the resonant frequency of the planar coupled resonator network and the junction capacitance of the first and the second transistors.例文帳に追加

第１のトランジスタと、第１のトランジスタと並列に接続された第２のトランジスタと、第１および第２のトランジスタに結合したノイズフィードバック・バイアス回路網と、第１および第２のトランジスタに結合した平面結合共振器回路網と、平面結合共振器回路網の共振周波数と第１および第２のトランジスタの接合静電容量を動的に調整するための手段とを備える。 - 特許庁

At an altered RC network listing step 2, the insertion of a buffer and enhancement of the driving capacity of a drive side transistor (enlargement of transistor size) are effected for all RC networks determined previously while taking account of the inclination of an input waveform and an RC network of minimum path delay is determined.例文帳に追加

次に、変更ＲＣネットワーク列挙ステップ２で、先に求めた全てのＲＣネットワークに対して、入力波形の傾きを考慮してバッファの挿入、駆動側トランジスタの駆動能力の向上（トランジスタサイズの拡大）を実施し、各々ＲＣネットワークで最小のパス遅延のものを求める。 - 特許庁

The low noise amplifier includes a dual gate transistor device such as a HEMT (High Electron Mobility Transistor) device, and DC-blocking elements such as a resistor element, a capacitor, etc. are connected to a feedback network connected between an input and an output of the amplifier.例文帳に追加

低雑音増幅器は、ＨＥＭＴデバイスなどのデュアルゲートトランジスタデバイスを含み、増幅器の入力と出力の間に結合されたフィードバックネットワークに抵抗要素およびコンデンサなどの直流阻止（ＤＣブロッキング）要素が接続される。 - 特許庁

A monolithically integrated optical triplexer is described herein that can be mounted in one transistor outline (TO) and can be used in a passive optical network.例文帳に追加

１つのトランジスタアウトライン（ＴＯ）において取り付けることができ、かつ受動光ネットワークにおいて使用することができるモノリシック集積光トリプレクサが、本明細書において記述される。 - 特許庁

An active circuit, includes high voltage and low current transistors, such as a PNP bipolar transistor and an NPN bipolar transistor, for example, these transistors are configured by sink source voltage follower, and the transistor base is connected to a voltage potential divider circuit network, a part of DC input voltage is taken as a reference, using a resistance potential distributor with very high impedance and low loss.例文帳に追加

能動回路が、例えばＰＮＰバイポーラ・トランジスタとＮＰＮバイポーラ・トランジスタなどの高電圧低電流トランジスタを含み、これらのトランジスタは、シンクソース電圧フォロア構成で構成されており、トランジスタのベースは、電圧分圧器回路網に接続され、非常に高いインピーダンスの低損失の抵抗分圧回路網を用いてＤＣ入力電圧の一部に基準を取られる。 - 特許庁

A fault detection circuit 70 obtains currents, corresponding to power supply impedance of normal and abnormal states of the amplifiers 41 and 42 via a resistor network circuit and converts the currents into voltages, using a transistor circuit.例文帳に追加

故障検出回路７０は抵抗ネットワーク回路によってアンプ４１、４２の正常状態及び故障状態の電源インピーダンスに応じた電流を得て、トランジスタ回路によって電圧変換する。 - 特許庁

A searching means 221 searches for a group in which one or more routes passing through the same transistor are collected by inputting the data of the circuit and which can cover a circuit network by combining routes of the same group.例文帳に追加

探索手段２２１は、回路のデータを入力し、同じトランジスタを１回だけ通る１以上の経路の組であって、同じ組の経路をあわせると回路網を網羅できる経路の組を探索する。 - 特許庁

The semiconductor integrated circuit device comprises a network logic circuit block having a MOS transistor which performs a logic operation constituted of a pass transistor logic, a buffer circuit block which amplifies an output signal of the network logic circuit block, and MOS transistors 44 and 50 which are formed in a semiconductor layer of a fully-depleted type SOI substrate wherein the semiconductor layer is formed on a semiconductor substrate 51 via a buried insulation layer 52.例文帳に追加

パストランジスタロジックにて構成される論理演算を実現するＭＯＳトランジスタを有するネットワーク論理回路ブロックと、ネットワーク論理回路ブロックの出力信号を増幅するバッファ回路ブロックとを備え、半導体基板５１上に埋込み絶縁層５２を介して半導体層が形成された完全空乏型ＳＯＩ基板の半導体層に形成されたＭＯＳトランジスタ４４、５０を有する。 - 特許庁

The floating gate of a memory cell of a nonvolatile memory and a gate electrode of a high voltage transistor regarding the nonvolatile memory are formed of a first polysilicon layer, and the control gate of a memory cell of the nonvolatile memory and the gate electrode of a low voltage transistor regarding a high performance logic circuit network are formed of a second polysilicon layer.例文帳に追加

不揮発性メモリのメモリセルのフローティングゲートと、前記不揮発性メモリに関する高電圧トランジスタのゲート電極とを第１ポリシリコン層によって形成し、前記不揮発性メモリのメモリセルの制御ゲートと、高性能論理回路網に関する低電圧トランジスタのゲート電極とを第２ポリシリコン層によって形成する。 - 特許庁

A voltage controlled oscillator 100 includes an active element 104 comprised of a bipolar transistor, a multi-mode coupled resonator 120 which can be mounted in chip form, a slow-wave coupled resonator 124, a progressive-wave coupled resonator 128, noise filtering circuit network 108, noise elimination circuit network 112, noise feedback DC bias circuit 116, phase compensation circuit network 132 and the like.例文帳に追加

電圧制御発振器１００は、バイポーラトランジスタからなる能動素子１０４、チップ形態での実装が可能なマルチモード結合共振器１２０、遅波結合共振器１２４、進行波結合共振器１２８、ノイズフィルタリング回路網１０８、ノイズ除去回路網１１２、ノイズフィードバック・ＤＣバイアス回路１１６及び位相補償回路網１３２等により構成されている。 - 特許庁

This IC has an n-channel MOS transistor with a body terminal, and adjustable body bias circuit network of charge pump base that impresses minus body bias voltage on the body terminal.例文帳に追加

集積回路であって、ボディ端子を有するｎチャネル金属酸化物半導体トランジスタと、マイナスボディバイアス電圧を該ボディ端子へ印加する調整可能なチャージポンプベースのボディバイアス回路網とを備える、集積回路。 - 特許庁

The fault control circuit of the gate drive integrated circuit manages the shortage of a supply voltage and the protection of the non-saturation of a transistor and can communicate with a plurality of gate drive integrated circuits in a polyphase system using an exclusive local network.例文帳に追加

ゲートドライバ集積回路の障害制御回路は、供給電圧不足およびトランジスタ非飽和の保護を管理し、専用ローカルネットワークを使用する多相システムにおける複数のゲートドライバ集積回路と通信することができる。 - 特許庁

The transistor is constituted as a voltage follower having a controllable current source for providing a controllable DC transistor output current in an output circuit, and an output terminal of the voltage follower is connected to the filter circuit network so as to control the cut-off frequency of the filter device by a change in DC current fed by the current source.例文帳に追加

上記トランジスタは制御可能なＤＣトランジスタ出力電流を提供するための制御可能な電流源を出力回路に有する電圧ホロワとして構成され、この電圧ホロワの出力端子は、フィルタ装置のカットオフ周波数が上記電流源によって供給されるＤＣ電流の変動により制御できるように、フィルタ回路網に接続される。 - 特許庁

A direct current circuit in the network control unit of the communication equipment is provided with a current limiting means (transistor TR2 of B route, etc.), limiting a loop current in the case a line primary side forms a direct current loop and realizes the nonlinear direct current characteristic meeting the CTR 21 by this current limitation.例文帳に追加

通信装置の網制御ユニットにおける直流回路において、回線１次側で直流ループを形成する際、ループ電流を制限する電流制限手段（ＢルートのトランジスタＴＲ２等）を設け、この電流制限によってＣＴＲ２１を満足する非線形の直流特性を実現する。 - 特許庁

This window detecting circuit is provided with a differential amplifier (12) having positive and negative inputs connected between a power source and a ground for receiving a differential voltage signal, a bias circuit network (14) having a bias point connected between the positive and negative inputs, and an output transistor (16) connected between the power source and the ground so as to be electrically biased by the bias point.例文帳に追加

本発明のウィンドウ検出回路は、それぞれ、電源とアースの間に接続されて、差動電圧信号を受信する、正と負の入力を備えた差動増幅器（１２）と、前記正と負の入力間に接続され、バイアス点を備えるバイアス回路網（１４）と、電源とアースの間に接続されて、前記バイアス点によって電気的バイアスがかけられる出力トランジスタ（１６）とが含まれている。 - 特許庁