「uart」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Consequently, the UART unit 24e communicates with the ECU etc., based upon specifications of the physical layer without reference to the data link layer of the OSI basic reference model.例文帳に追加

これにより、ＵＡＲＴユニット２４ｅは、ＯＳＩ基本参照モデルによるデータリンク層にかかわりなく、物理層の仕様に基づいて当該ＥＣＵ等と通信することができる。 - 特許庁

To provide a light source lighting device in which frequency of an alternate voltage to be applied to a discharge lamp is controlled by a simple constitution without using a microcomputer and UART or the like.例文帳に追加

マイコンやＵＡＲＴ等を用いることなく、簡単な構成で放電ランプに印加する交流電圧の周波数を制御する光源点灯装置を提供する。 - 特許庁

To allow a computer system to perform successful reboot or initialization when the system has shut down due to console failure resulting from a non-functioning UART.例文帳に追加

コンピュータシステムにおいて、たとえばＵＡＲＴが機能していないためにコンソールが故障しことにより、システムがシャットダウンしたときに、正常にリブートまたは初期化できるようにする。 - 特許庁

The clock control circuit 32, when receiving the input of the clock controller start signal from the UART 24, resumes the supply of clock signals to the CPU 11 and ICTL 18.例文帳に追加

クロックコントロール回路３２は、ＵＡＲＴ２４からのクロックコントローラ起動信号を入力されると、ＣＰＵ１１及びＩＣＴＬ１８へのクロック信号の供給を再開する。 - 特許庁

More advanced UARTs provide some amount of buffering of data so that the computer and serial devices data streams remain coordinated. 例文帳に追加

さらに高度な万能非同期受信送信機(UART)は,データについてある程度のバッファを提供する．その結果,コンピュータとシリアル装置のデータストリームは,常に調整された状態となる． - コンピューター用語辞典

This card 1 is provided with a UART path 14 connecting the interface 13, the UART 112 and the CPU 121 and an access means 15 for connecting the CPU 121 the interface 13 through the SPM 111 independently from each other to transmit/receive data to/from the PC and outside through these two paths.例文帳に追加

このカード１は、ＰＣＭＣＩＡインターフェイス１３とＵＡＲＴ１１２とＣＰＵ１２１とを接続するＵＡＲＴ経路１４と、ＣＰＵ１２１とＰＣＭＣＩＡインターフェイス１３とをＳＰＭ１１１を介して接続するアクセス手段１５と、が互いに独立して設けられ、この二経路を介してＰＣおよび外部にデータを送受信する。 - 特許庁

The COM driver 220 determines the device address of a COM port I/O slot to be used for the UART, sends a prescribed pattern to an ISA bus in order to express the arrival of the device address and supplies a value expressing a device address not to be used for the UART to set up the device address of a non-standard device on the ISA bus.例文帳に追加

ＣＯＭドライバは、更に、ＵＡＲＴによって使用されるＣＯＭポートＩ／Ｏスロットの装置アドレスを決定し、装置アドレスがくることを表わすためにＩＳＡバス上に所定のパターンを送り、次いでＵＡＲＴによって使用されない装置アドレスを表わす値を送給することにより、ＩＳＡバス上での非標準装置の装置アドレスを設定する。 - 特許庁

To provide a method for generating a clock for computer techniques, more particularly for universal asynchronous transmitter/receiver(UART) unit loaded on a peripheral component interconnect(PCI) compliant interface substrate.例文帳に追加

コンピュータ技術、さらに特化して、ＰＣＩコンプライアントなインターフェイス基板上に搭載された、ＵＡＲＴ（万能非同期送受信機）ユニット用のクロック信号を生成する方法を提供すること。 - 特許庁

When the data pattern of the analyzed data is recognized referring to a locus data table A on the basis of the analyzed data, the analyzed data is transmitted from a UART 145 to an RS232C.例文帳に追加

これによって得られる解析データを元に、軌跡データテーブルＡを参照し、解析データのデータパターンを認識すると、この解析データをＵＡＲＴ１５からＲＳ２３２Ｃに送信する。 - 特許庁

The printing controller 21 is provided with a line buffer 23, a data transfer control part 24, an image memory 25, a writing address operation part 27, a correction information storage part 34, and a UART communication part 33.例文帳に追加

プリントコントローラ２１には、ラインバッファ２３、データ転送制御部２４、画像メモリ２５、書き込みアドレス演算部２７、補正情報記憶部３４、ＵＡＲＴ通信部３３が設けられている。 - 特許庁

This information processing system 1 is provided with: a bus 3; an I/O 30 for USB; an I/O 40 for UART; a DMAC 20; a bus arbitration circuit 70; and a clock frequency-dividing circuit 80.例文帳に追加

情報処理システム１は、バス３と、ＵＳＢ用Ｉ／Ｏ３０と、ＵＡＲＴ用Ｉ／Ｏ４０と、ＤＭＡＣ２０と、バス調停回路７０と、クロック分周回路８０とを備える。 - 特許庁

Although a DAP 3 is not connected to the host controller 1B, the microcomputer 1A charges the DAP 3 by transmitting a charging command to the DAP 3 via a UART.例文帳に追加

このとき、ＤＡＰ３はホストコントローラ１Ｂに接続されないが、マイコン１ＡがＵＡＲＴ経由でＤＡＰ３に充電コマンドを送信することによって、ＤＡＰ３を充電させる。 - 特許庁

New gamma correction data created by the personal computer 10 are transmitted to the UART 7 and transferred to the LUTs 3 to 5 after the data are once stored into the nonvolatile memory 9.例文帳に追加

パーソナルコンピュータ１０により生成した新たなガンマ補正データは、ＵＡＲＴ７に送信され、不揮発性メモリ９に一旦格納された後にＬＵＴ３〜５に転送される。 - 特許庁

A state detection circuit 16 supplies information about hibernation to UART (Universal Asynchronous Receiver Transmitter) lines 14 and 34 when it is detected that the portable player 20 is in hibernation.例文帳に追加

状態検出回路１６は、携帯型プレーヤ２０がハイバネート状態であることを検出しているときハイバネート状態の情報をＵＡＲＴライン１４，３４に供給する。 - 特許庁

To solve a problem on the waste consumption of an electric current in a PLL when the supply of a CPU clock to an UART is kept without switching the PLL to a standby state, in the software stop mode of a CPU.例文帳に追加

ＣＰＵのソフトウェアストップモード時に、ＰＬＬをスタンバイ状態とせずに、ＵＡＲＴにＣＰＵクロックを供給したままとしているが、ＰＬＬの消費電流が無駄になってしまう。 - 特許庁

The UART-switching control circuit 14 selectively connects the TXD and RXD terminals of UART1 in the control unit 12 of the terminal device with the TXD and RXD terminals of UART1 or with the TXD and RXD terminals of UART2 in the CDMA data module 11, according to a UART-switching control signal from the control unit 12 of the terminal device.例文帳に追加

ＵＡＲＴ切り替え制御回路１４は、端末の制御装置１２からのＵＡＲＴ切り替え制御信号により、端末の制御装置１２のＵＡＲＴ１のＴＸＤ、ＲＸＤの端子を、ＣＤＭＡデータモジュール１１におけるＵＡＲＴ１のＴＸＤ、ＲＸＤの端子またはＵＡＲＴ２のＴＸＤ、ＲＸＤの端子に選択的に接続する。 - 特許庁

An MS I/O controller 1 has a memory stick interface 10, an EEPROM master control part 20, a PCMCIA host control part 30, and a UART part 40, and the CMCIA host control part 30 or the UART part 40 can be selectively switched and operated in accordance with uses by a fixed input to a FUNCSEL 50 being an external pin.例文帳に追加

ＭＳＩ／Ｏコントローラ１は、メモリースティックインターフェース１０、ＥＥＰＲＯＭマスタ制御部２０、ＰＣＭＣＩＡホスト制御部３０、ＵＡＲＴ部４０を有しており、外部ピンであるＦＵＮＣＳＥＬ５０への固定入力によって前記ＰＣＭＣＩＡホスト制御部３０か前記ＵＡＲＴ部４０の何れか一方を、使用用途により選択的に切り替えて作動させることが可能になされている。 - 特許庁

When it is detected that the portable player 20 is turned on from hibernation, the state detection circuit 16 supplies information about it to the UART lines 14 and 34.例文帳に追加

状態検出回路１６は、携帯型プレーヤ２０がハイバネート状態から電源オン状態に移行したことを検出したとき、その旨を示す情報をＵＡＲＴライン１４，３４に供給する。 - 特許庁

Thus, the frequency deviation or the jitter deterioration caused by high frequency noise generated in the logic circuit 12 can be suppressed and communication can be performed by connecting a reference frequency to a UART serial circuit.例文帳に追加

これによりロジック回路１２で発生する高周波ノイズ起因での周波数偏差やジッターの悪化を抑えることができ、この基準周波数をＵＡＲＴシリアル回路に接続して通信ができる。 - 特許庁

In the target machine 3, a discrimination circuit 13 discriminates whether data are command data, address data, or write data from upper 2 bits of 8-bit data (character) received by a UART 12.例文帳に追加

ターゲットマシン３において、識別回路１３は、ＵＡＲＴ１２で受信された８ビットのデータ（キャラクタ）の上位２ビットから、当該データがコマンド、アドレスまたは書込データのいずれであるかを識別する。 - 特許庁

This system comprises a clock switching circuit 6 for switching the frequency of the clock supplied to a UART 7 between the software stop mode state and the usual operating state of a CPU core part 2.例文帳に追加

ＣＰＵコア部２がソフトウェアストップモード状態にある場合と通常動作状態にある場合とで、ＵＡＲＴ７に供給するクロックの周波数を切り替えるクロック切り替え回路６を具備する。 - 特許庁

To provide a data module connection circuit capable of connecting a data module with a control unit of a terminal device at low cost and to prevent the shortage of UART resources in hardware, used at the control unit of the terminal device, etc.例文帳に追加

データモジュールと端末の制御装置と接続を、低コストで行うことを可能とし、端末等の制御装置に使用されるハードウェア内でＵＡＲＴリソースが足りなくなるようなことを防止する。 - 特許庁

Parallel with this transmission, a CPU 40 of the second control board 32 sequentially reads the address data of the latter half from a flash memory 36 and transmits them through a UART 38 and the serial line 60 to the first control board 12.例文帳に追加

これと並行して、第２制御板３２のＣＰＵ４０は、フラッシュメモリ３６から後半部分のアドレスデータを順次リードし、第１制御板１２に対してＵＡＲＴ３８およびシリアル回線６０を介して送信する。 - 特許庁

A service processor 2 causes a UART 3 to stop the output of data to an output buffer 11 and, after all data in the buffer 11 are outputted to the serial port 4, outputs data to the buffer 11.例文帳に追加

サービスプロセッサ２は、ＵＡＲＴ３に出力バッファ１１へのデータ出力を停止させ、出力バッファ１１内のデータが全てシリアルポート４に出力されてから、データを出力バッファ１１に出力する。 - 特許庁

To provide a self-test circuit that can ensure a CLK input and a test determination output even without an external input from a tester or without a result determination of a tester comparator, and can ensure a UART transmission/reception test.例文帳に追加

テスタからの外部入力がなくあるいはテスタコンパレータでの結果判定がなくてもＣＬＫ入力及びテスト判定出力が可能であり、またＵＡＲＴの送受信テストも可能であるセルフテスト回路を得ること。 - 特許庁

When an interruption signal is outputted from a UART LSI (S1), whether or not input of keyboard itself is valid is judged (S2; YES), when it is valid (S2; YES), data is grasped by analyzing transmitted information (S3, S4).例文帳に追加

ＵＡＲＴ ＬＳＩから割り込み信号が出力されると（Ｓ１）、キーボードの入力自体が有効か否かを判断し（Ｓ２；ＹＥＳ）、有効な時は（Ｓ２；ＹＥＳ）、送信された情報を解析してデータを把握する（Ｓ３、Ｓ４）。 - 特許庁

Interruption signals INT0-INT7 of plural UARTs 16A, 16-1 to 16-7, in a PC card 10A are given to an interruption state register ISR installed instead of a general scratch register SCR of the UART 16A.例文帳に追加

ＰＣカード１０Ａ中の複数のＵＡＲＴ１６Ａ，１６-1〜１６-7の割込信号ＩＮＴ０〜ＩＮＴ７は、ＵＡＲＴ１６Ａの汎用のスクラッチレジスタＳＣＲに代えて設けられた割込状態レジスタＩＳＲに与えられる。 - 特許庁

In this way, a protocol for the UART 12 can be realized by the circuit, and in comparison with the case wherein the protocol is realized by software, separate installation of a CPU executing the software or its peripheral circuit is not required.例文帳に追加

これにより、ＵＡＲＴ１２のプロトコルを上記の回路によって実現することができ、当該プロトコルをソフトウェアで実現する場合のように、当該ソフトウェアを実行するＣＰＵやその周辺回路を別途必要としない。 - 特許庁

As a result, it is possible to detect the connection state of the electronic equipment according to the reception of a data column whose start state and end state are made to correspond to each other, for example, the data column based on UART specifications by using the two signal lines.例文帳に追加

その結果、２本の信号線を用いて、開始状態と終了状態が対応しているデータ列、例えばＵＡＲＴ規格に準拠するデータ列の受信によって電子機器の接続状態を検知することができる。 - 特許庁

This common output circuit 31 is a circuit which doubles as one of output circuits of the microcomputer 10, one end thereof is connected to a UART port and another general port of the microcomputer 10 and the other end thereof is connected to a terminal connected to a load 7.例文帳に追加

この共用出力回路３１は、マイコン１０の出力回路の一つと兼用された回路であって、一端側がマイコン１０のＵＡＲＴポートと他の一般ポートとに接続され、他端側が負荷７の接続される端子に接続されている。 - 特許庁

To provide an AT command receiving circuit capable of measuring a communication speed, identifying the type of a parity and a data format to be used for communication and setting this identified information to a universal asynchronous reception/transmission(UART) circuit without requiring processing by a CPU at all.例文帳に追加

ＣＰＵによる処理を一切必要とせずに、通信速度の測定、および、パリティの種類，通信に用いるデータフォーマットを識別し、識別したこれらの情報を汎用非同期送受信回路に設定することができるＡＴコマンド受信回路を提供すること。 - 特許庁

A speed detecting part 12 and a character receiving part 14 judge the communication speed, the type of the parity and the data format from serial data containing respectively received AT commands and this information is written in a UART 2 by a communication speed/parity information setting part 16.例文帳に追加

速度検出部１２およびキャラクタ受信部１４は、それぞれ受信したＡＴコマンドを含むシリアルデータから通信速度、パリティの種類、データフォーマットを判断し、これらの情報を通信速度・パリティ情報設定部１６がＵＡＲＴ２のレジスタに書き込む。 - 特許庁

A transmission UART section 32 is provided with: a synchronous data generating circuit 333 for generating synchronous data wherein a particular value is consecutive; and a transmission timing control circuit 122 for deciding a transmission period, and outputs the synchronous data SD in accordance with the transmission period.例文帳に追加

送信ＵＡＲＴ部３２は、特定の値が連続する同期用データを生成する同期用データ生成回路３３３と、送信周期を決定する送信タイミング制御回路１２２と、を備え、同期用データＳＤを送信周期に応じて出力する。 - 特許庁

A UART-switch control circuit 14 is provided between TXD and RXD terminals of UART1 and TXD and RXD terminals of UART2 in a CDMA data module 11 and TXD and RXD terminals of UART1, in a control unit 12 of a terminal device.例文帳に追加

ＣＤＭＡデータモジュール１１におけるＵＡＲＴ１のＴＸＤ、ＲＸＤの端子及びＵＡＲＴ２のＴＸＤ、ＲＸＤの端子と、端末の制御装置１２におけるＵＡＲＴ１のＴＸＤ、ＲＸＤの端子との間にＵＡＲＴ切り替え制御回路１４が設けられる。 - 特許庁

In the case of verify processing, the addresses of verify data are divided into first half and latter half, and a CPU 20 of a first control board 12 sequentially reads the address data of the first half from an IC card 50 and transmits than through a universal asynchronous receiver and transmitter(UART) 18 and a serial line 60 to a second control board 32.例文帳に追加

ベリファイ処理する場合は、ベリファイデータのアドレスを前半と後半に分け、第１制御板１２のＣＰＵ２０がＩＣカード５０から前半部分のアドレスデータを順次リードし、第２制御板３２に対してＵＡＲＴ１８およびシリアル回線６０を介して送信する。 - 特許庁

Also, data inputted to a demodulation circuit 10 is demodulated into data corresponding to the protocol of the IrDA system, and the CPU 2 converts the data into the original data by utilizing the software stored in the ROM 3 and then, outputs it to the PIO 7 or the UART 8 through the bus 14.例文帳に追加

又、復調回路１０に入力された信号をＩｒＤＡ方式のプロトコルに対応したデータに復調して、該データをＣＰＵ２がＲＯＭ３内に格納されたソフトウェアを利用して基のデータに変換してた後、バス１４を介してＰＩＯ７もしくはＵＡＲＴ８に送出する。 - 特許庁

A CPU 2 converts data inputted from a PIO(parallel input/output controller) 7 or an UART(universal asynchronous receiver-transmitter) 8 into data corresponding to a protocol of an IrDA system by utilizing software stored in a ROM 3 and then, outputs it to a modulation circuit 9 through a bus 14 to modulate the data.例文帳に追加

ＰＩＯ７もしくはＵＡＲＴ８より入力されたデータを、ＣＰＵ２がＲＯＭ３内に格納されたソフトウェアを利用してＩｒＤＡ方式のプロトコルに対応したデータに変換した後、バス１４を介して変調回路９に送出して前記データを変調する。 - 特許庁

If an operation mode signal for setting the operation mode whereby to transmit the transmission data is inputted to an operation mode terminal 8, the UART circuit 6 outputs the ID information supplied from the ID holding region 4 to an external output terminal 10 based on the operation mode signal.例文帳に追加

送信データを送出する動作モードを設定するための動作モード信号が動作モード端子８に入力されると、ＵＡＲＴ回路６は、動作モード信号に基づいて、ＩＤ保持領域４から供給されたＩＤ情報を半導体装置２の外部出力端子１０に出力する。 - 特許庁

A configuration as a controller for controlling a copying machine comprises a CPU 1, a RAM 4, a ROM 6, an HDD 5, a copying machine engine 3, an ASIC 2 for control, an output port, a UART 7 as a serial interface for terminal output to a PC and an RS232C driver/receiver 8 as main components.例文帳に追加

主な構成要素として、ＣＰＵ１、ＲＡＭ４、ＲＯＭ６、ＨＤＤ５、複写機エンジン３、制御用ＡＳＩＣ２、出力ポート、さらにＰＣへのターミナル出力用としてのシリアルインターフェースとしてＵＡＲＴ７、ＲＳ２３２Ｃドライバ／レシーバ８からなり、複写機を制御するコントローラとしての構成となっている。 - 特許庁

A reception UART section 42 is provided with: a detection circuit 441 for detecting the synchronous data SD in response to a second sampling pulse SP2; a counter circuit 445 for counting the synchronous data SD in response to the second sampling pulse SP2; and a reception timing control circuit 446 for generating a first sampling pulse SP1.例文帳に追加

受信ＵＡＲＴ部４２は、第２サンプリングパルスＳＰ２に応答して同期用データＳＤを検出する検出回路４４１と、同期用データＳＤを第２サンプリングパルスＳＰ２に応答してカウントするカウンタ回路４４５と、第１サンプリングパルスＳＰ１を生成する受信タイミング制御回路４４６と、を備える。 - 特許庁

If backup of a DRAM 50 of the hand scanner 24 is interrupted in this processing and the data having been stored therein are destroyed, data having been stored in a memory 66 of the DRAM 50 such as a Huffman code table, shading correction coefficients, and gamma coefficients are all transferred to a CPU 53 via a UART 54.例文帳に追加

この処理はＣＰＵ１により実行され、この処理では、ハンドスキャナ２４のＤＲＡＭ５０のバックアップが中断されてそれに保持されているデータが破壊されたときには、ＤＲＡＭ５０のメモリ６６に保持されていたデータ、例えばハフマンコードテーブル、シェーディング補正係数、ガンマ係数などをＵＡＲＴ５４を介してＣＰＵ５３に転送する。 - 特許庁

When the power generation quantity of a solar battery panel 1 is smaller than a prescribed value or when the residual amount of a battery 2 is smaller than a prescribed value, a control part 4 transmits UART signals which are control signals to a network camera 3, and the network camera 3 changes a network communication operation and a camera operation and is set to a power saving mode.例文帳に追加

太陽電池パネル１の発電量が所定値より小さい場合や、バッテリー２の残量が所定値より小さい場合、制御部４はネットワークカメラ３に制御信号であるＵＡＲＴ信号を送信し、ネットワークカメラ３はネットワーク通信動作及びカメラ動作を変更して省電力モードに設定される。 - 特許庁

A head controller 20 includes a line buffer 23, a data transfer control section 24, image memory 25, a video data control section 26, a writing address operation section 27, a registration-inclination compensating information storing section 28, a UART communication section 29, a curve-MLA (micro lens array) compensating information storing section 30 and an EEPROM communication section 31.例文帳に追加

ヘッドコントローラ２０には、ラインバッファ２３、データ転送制御部２４、画像メモリ２５、ビデオ（ＶＩＤＥＯ）データ制御部２６、書き込みアドレス演算部２７、レジスト・斜行補正情報記憶部２８、ＵＡＲＴ通信部２９、湾曲・ＭＬＡ（マイクロレンズアレイ）補正情報記憶部３０、ＥＥＰＲＯＭ通信部３１が設けられている。 - 特許庁

To provide a portable information terminal allowing power supply in either of two kinds of communication interfaces, and having reduced production cost by commonizing a conversion circuit of DC voltage and power supply voltage supplied through a connector in USB communication or in rewriting of a control program based on UART communication.例文帳に追加

２種類の通信インターフェースのいずれにおいても電源供給が可能であり、ＵＡＲＴ通信に基づく制御プログラムの書き換え時やＵＳＢ通信時にコネクタを介して供給される直流電圧及び電源電圧の変換回路を共通化することによって製造コストを削減させた携帯情報端末を提供する。 - 特許庁

An ASIC 20 as the semiconductor integrated circuit includes a high-speed serial interface 30B connectable with a CPU 11, and also includes a dummy debug serial module 22 which has a register specification equal to a normal UART module 23, and when register access for data transmission and reception is performed from the CPU side, considers the register access as a debug command and performs register access to a local bus 21.例文帳に追加

半導体集積回路としてのＡＳＩＣ２０は、ＣＰＵ１１と接続し得る高速シリアルインタフェース３０Ｂを備えていると共に、通常のＵＡＲＴモジュール２３と同等のレジスタ仕様を有し、ＣＰＵ側からデータ送受信のためのレジスタアクセスを行うと、そのレジスタアクセスをデバッグコマンドとみなして、ローカルバス２１へのレジスタアクセスを行うダミーデバッグシリアルモジュール２２を備えた。 - 特許庁