「voltage node」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

During the clock signal keeps high level voltage, one end and the other end of the current path of the n-channel TFT 61a are conducted and the high level voltage is applied to a node n3.例文帳に追加

クロック信号がハイレベルの電圧である間、ｎチャネルＴＦＴ６１ａは電流路の一端と他端が導通し、ノードｎ３にハイレベルの電圧を印加する。 - 特許庁

Therefore, when the bias voltage generating part 2 starts generating a bias voltage and the potential of a node (1) is increased, the transistor MN2 is non-conducted and the activation of circuit is completed.例文帳に追加

このため、バイアス電圧生成部２がバイアス電圧を生成し始め、接続点 の電位が上昇するとトランジスタＭＮ２は非導通となり回路の起動が完了する。 - 特許庁

When the voltage of the node N11 reaches the first predetermined value, MN21 stops outputting the detection output, MN23 stops generating the bias voltage and MN22 stops operating.例文帳に追加

ノードＮ１１の電圧が第１所定値に達すると、ＭＮ２１が検出出力の出力を停止し、ＭＮ２３がバイアス電圧の生成を停止し、ＭＮ２２が動作を停止する。 - 特許庁

In a voltage conversion circuit 1, a potential V_N2 of an output node N2 maintains a source potential VCC until the control voltage V_CNT reaches a specified level Vf.例文帳に追加

電圧変換回路１において、制御電圧Ｖ＿ＣＮＴが０Ｖから一定レベルＶfに到達するまでは、出力ノードＮ２の電位Ｖ＿Ｎ２が電源電位ＶＣＣを維持する。 - 特許庁

A circuit 400 to be used in the device includes a voltage adjuster circuit 402 which provides an internal power supply voltage Vcc-int at an internal power supply node 406.例文帳に追加

半導体装置に使用されるための回路４００は、内部電源ノード４０６において内部電源電圧Ｖｃｃ ｉｎｔを与える電圧調整器回路４０２を含む。 - 特許庁

Furthermore, the level shifter inverts the inverted output signal and outputs a non-inverted output signal which swings between a third voltage level and the first voltage level, to the first node.例文帳に追加

レベルシフタは、また反転出力信号を反転させ、第３電圧レベルと第１電圧レベルとの間でスイングする非反転出力信号を第１ノードに出力する。 - 特許庁

Touch detection is performed at a detection electrode 202 based on a time until a voltage of a node A reaches a preset reference voltage Vref during the count period.例文帳に追加

カウント期間においてノードＡの電圧が予め設定された基準電圧Ｖrefに達するまでの時間に基づいて検出電極２０２におけるタッチ検出を行う。 - 特許庁

A power supply voltage VDD is impressed, and when the voltage of the gate of an NM0S 23 is beyond a threshold voltage, this NM0S 23 is turned on, and the voltage of a node N2 is turned to be higher than that of a ground GND as much as the threshold of the NM0S 23.例文帳に追加

電源電圧ＶＤＤを印加することにより、ＮＭ０Ｓ２３のゲートにかかる電圧が閾値電圧を越える場合には該ＮＭ０Ｓ２３がオンし、ノードＮ２はグランドＧＮＤに対して該ＮＭ０Ｓ２３の閾値分だけ高い電圧となる。 - 特許庁

The slave node executes self-diagnosis, when receiving the down-side communication pulse transmitted from the main node via the power supply line, and returns an up-side communication pulse by voltage variation, showing its diagnosis result to the main node via the power supply line.例文帳に追加

従ノードは、主ノードから電源供給ラインを通じて送信されたダウン側通信パルスを受信した場合に自己診断を実施し、その診断結果を示す電圧変動によるアップ側通信パルスを電源供給ラインを通じて主ノードに返信する。 - 特許庁

The reference voltage generation circuit 1 includes a first node V_BL, a second node B, a first transistor (first switch) 15, a second transistor (second switch) 16, a plurality of capacitors 10 to 13, a switch controller 18, and a voltage controller 19.例文帳に追加

参照電圧発生回路１は、第１のノードＶ_ＢＬと、第２のノードＢと、第１のトランジスタ（第１のスイッチ）１５と、第２のトランジスタ（第２のスイッチ）１６と、複数のキャパシタ１０〜１３と、スイッチ制御部１８と、電圧制御部１９とを備えている。 - 特許庁

The gradation voltage supply circuit 13 of this liquid crystal display device comprises a ladder resistive circuit 20 for generating 64 gradation voltages V1 to V64 by dividing power source voltage, a capacitive element 22 connected across an intermediate node NM of the ladder resistive circuit 20 and the node of the ground voltage GND, and switches 23, 24 for changing over the polarities of the power source voltage.例文帳に追加

この液晶表示装置の階調電圧供給回路１３は、電源電圧を分圧して６４の階調電圧Ｖ１〜Ｖ６４を生成するラダー抵抗回路２０と、ラダー抵抗回路２０の中間ノードＮＭと接地電圧ＧＮＤのノードとの間に接続された容量素子２２と、電源電圧の極性を切換えるためのスイッチ２３，２４とを含む。 - 特許庁

A latch circuit 10 includes: first nodes which are three or more and to which a voltage in a first signal level is set; second nodes which are three or more and to which a voltage in a second signal level obtained by inverting the first signal level is set; and first node voltage control circuits having the first nodes; and second node voltage control circuits having the second nodes.例文帳に追加

本発明によるラッチ回路１０は、第１信号レベルの電圧に設定される３つ以上の第１ノードと、第１信号レベルを反転した第２信号レベルの電圧に設定される３つ以上の第２ノードと、第１ノードを有する複数の第１ノード電圧制御回路と、第２ノードを有する複数の第２ノード電圧制御回路とを具備する。 - 特許庁

The organic light emitting diode driving circuit according to the present invention includes the organic light emitting diode which emits light with a current, a first switch which supplies a data voltage to a first node in response to a scan pulse, a second switch which controls a current flowing in the organic light emitting diode by the data voltage on the first node, and a stress compensation circuit which controls the data voltage on the first node.例文帳に追加

本発明による有機発光ダイオード駆動回路は、電流により発光する有機発光ダイオード、スキャンパルスに応答してデータ電圧を第１ノードに供給する第１スイッチ、第１ノード上のデータ電圧により有機発光ダイオードに流れる電流を制御する第２スイッチ、及び第１ノードのデータ電圧を制御するストレス補償回路を備える。 - 特許庁

A voltage V2 obtained by dividing the resistance of an input voltage is compared with a reference voltage V1 obtained by a circuit composed of a resistor R3 and diodes D1 and D2 by a comparator circuit and is outputted to a node N3.例文帳に追加

入力電圧を抵抗分割して得られる電圧Ｖ２と、抵抗Ｒ３とダイオードＤ１，Ｄ２とで構成された回路で得られる基準電圧Ｖ１とを比較回路で比較してノードＮ３に出力する。 - 特許庁

After that, when the voltage of a signal IN to be applied to a terminal 1 is set higher than the power supply voltage VCC by a threshold voltage Vth of a PMOS 11, the PMOS 11 is turned on and a node N1 is turned to "H".例文帳に追加

その後、端子１に与えられる信号ＩＮの電圧を、電源電圧ＶＣＣよりもＰＭＯＳ１１の閾値電圧Ｖｔｈ以上高くすると、このＰＭＯＳ１１がオンになり、ノードＮ１が“Ｈ”となる。 - 特許庁

If an output terminal 11d connected to an electromagnetic coil becomes in a released state, an index voltage output circuit 17 outputs an index voltage VT equal to a voltage VTref of a node N1 from the output terminal 11d.例文帳に追加

指標電圧出力回路１７は、電磁コイルが接続される出力端子１１ｄが開放状態になると、ノードＮ１の電圧ＶＴrefに等しい指標電圧ＶＴを出力端子１１ｄから出力する。 - 特許庁

A TR P2 sets a base voltage of a TR Q2 in response to a signal of an output node ND1 of a differential circuit so as to set an emitter voltage of the TR Q2 to have nearly the same level as a reference voltage Vref.例文帳に追加

トランジスタＰ２により差動回路の出力ノードＮＤ１の信号に応じてトランジスタＱ２のベース電圧を設定し、トランジスタＱ２のエミッタ電圧をほぼ基準電圧Ｖ_ref と同レベルに設定する。 - 特許庁

The feedback circuit configuration as above controls the differential amplifier circuit so that the level of the node N4 is brought to the reference voltage and the center voltage of the complementary output signals becomes always the reference voltage Vcm without being affected by the power supply level.例文帳に追加

このフィードバック回路により、ノードＮ４の電位は基準電圧となり、相補的な出力信号の中心電圧は、電源電位に影響されず、常に基準電圧Ｖｃｍとなるように制御される。 - 特許庁

A signal ψVRS changing to binary voltage values or over is given to a source of a MOS transistor T6 as a reset voltage to reset a voltage at a node interconnecting a capacitor C2 and a gate of a MOS transistor T4.例文帳に追加

キャパシタＣ２とＭＯＳトランジスタＴ４のゲートとの接続ノードの電圧をリセットするＭＯＳトランジスタＴ６のソースに与えられるリセット電圧として、２値以上の電圧値に変化する信号φＶＲＳが与えられる。 - 特許庁

To provide an internal voltage generator which prevents unnecessary power from being supplied to the output node of an internal voltage generation part during a fixed period, when an enable signal of the internal voltage generation part becomes active.例文帳に追加

内部電圧生成部のイネーブル信号がアクティブになる時点で一定区間、内部電圧生成部の出力ノードに不要な電源が供給されることを防ぐ内部電圧生成装置を提供すること。 - 特許庁

According thereto, a transistor 17 turns on, a power source node Nd is electrically connected to a ground voltage GND, so that a discharge is performed.例文帳に追加

これに伴い、トランジスタ１７がオンして電源ノードＮｄは接地電圧ＧＮＤと電気的に結合されて放電される。 - 特許庁

Variations in an internal voltage VN of the internal node N are suppressed by turning on the switch 15 in a comparison operation of the MSB.例文帳に追加

ＭＳＢの比較動作時にスイッチ１５をオンにすることによって内部ノードＮの内部電圧ＶＮの変動量を抑制する。 - 特許庁

Voltage at the node A rises whereby the first inverter 1 is inverted to permit the reset signal RES to be output.例文帳に追加

そしてノードＡの電圧は上昇し、これにより第１のインバータ１が反転してリセット信号ＲＥＳが出力される。 - 特許庁

To select the maximum output voltage of a power converter so that a plurality of node voltages of distribution systems may be within specified ranges.例文帳に追加

配電系統の複数のノード電圧が所定範囲になるように電力変換器の最大出力電圧を選択する。 - 特許庁

Thus, one node W1 or W2 at an H level is surely fixed to the same potential as a high voltage source VDD 3.例文帳に追加

従って、Ｈレベルにある一方のノードＷ１又はＷ２は、確実に高電圧源ＶＤＤ３と同電位に固定される。 - 特許庁

When an input node A is 'L' in a standby state, Trs Qn1, Qp1 of high threshold voltage are connected to Tr Q2, Q3, Q6, Q8 which are cut off.例文帳に追加

スタンバイ状態で入力ノードＡが“Ｌ”のとき、カットオフするＴｒＱ２，Ｑ３，Ｑ６，Ｑ８に高閾値電圧のＴｒＱｎ１，Ｑｐ１を接続する。 - 特許庁

A center of variation range of a voltage level of a control node Ncp is set by shifting a logical threshold of the signal converting circuit.例文帳に追加

制御ノードＮｃｐの電圧レベルの変化範囲の中心は、信号変換回路の論理しきい値とシフトさせて設定される。 - 特許庁

A PMOS transistor 103, whose on/off operation is controlled by the operational amplifier 102, outputs an internal node voltage VDL.例文帳に追加

このオペアンプ１０２によってオン／オフ動作が制御されるＰＭＯＳトランジスタ１０３が，内部ノード電圧ＶＤＬを出力する。 - 特許庁

An external power source voltage Vcc is applied to the source terminal of the PMOS transistor Q2 and the drain terminal of the transistor is connected to the output node OUT.例文帳に追加

PMOSトランジスタＱ２のソース端子には外部電源電圧Ｖccが印加され、ドレイン端子は出力ノードOUTに接続されている。 - 特許庁

Input voltage V_I is inputted to the inverted input terminal of a differential amplifier 2 via a switching element S1 and a node N2.例文帳に追加

入力電圧Ｖ_Iは、スイッチング素子Ｓ１及びノードＮ２を介して差動アンプ２の反転入力端子に入力される。 - 特許庁

The node N1 is electrically coupled to the power supply voltage Vcc in the active mode and brought into a state where charges are accumulated.例文帳に追加

ノードＮ１は、アクティブモードにおいて電源電圧Ｖｃｃと電気的に結合され、充電電荷が蓄積された状態にある。 - 特許庁

Then, the latch circuit LCH1 is turned on according to the voltage of the connection node ND11 and the detection signal of the power-on is outputted.例文帳に追加

そして、接続ノードＮＤ１１の電圧に応じてラッチ回路ＬＣＨ１がオンしてパワーオン検知信号を出力する。 - 特許庁

Accordingly, after the voltage change in the connection node 2 of the photodetector PD2 and the resistor Ri have been amplified, it is extracted as an output signal.例文帳に追加

フォトディテクタＰＤ２と抵抗Ｒiとの接続ノード２の電圧変化が増幅された後、出力信号として取出される。 - 特許庁

A reading circuit determines a logic held in a memory cell in response to voltage generated in the connection node during reading operation.例文帳に追加

読み出し回路は、読み出し動作時に、接続ノードに生成される電圧に応じて、メモリセルに保持されている論理を判定する。 - 特許庁

Thereby, the partial-pressure ratio of the resistors 6a to 6c becomes large, and the DC voltage of the node N2 is controlled to 360 V, for example.例文帳に追加

これにより、抵抗６ａ〜６ｃの分圧比が大きくなり、ノードＮ２の直流電圧は、例えば３６０Ｖに制御される。 - 特許庁

Thus, the potential of the output node increases up to VDD without causing a voltage drop by the threshold value of the TFT 105.例文帳に追加

よって出力ノードの電位は、ＴＦＴ１０５のしきい値によって電圧降下することなくＶＤＤまで上昇する。 - 特許庁

Furthermore, turning off the MOS TR T1 linearly changes the voltage at the connection node (a) with respect to the photocurrent.例文帳に追加

又、ＭＯＳトランジスタＴ１ＯＦＦにすることによって、接続ノードａの電圧が前記光電流に対して線形的に変化する。 - 特許庁

An oscillator generates an oscillating signal, and the charge pump generates a pumping voltage at a pumping node in response to the oscillating signal.例文帳に追加

オシレータはオシレーティング信号を発生し、チャージポンプはオシレーティング信号に応答してポンピングノードにポンピング電圧を発生させる。 - 特許庁

The second amplifier applies a voltage based upon a second phase of the input signal to the middle node of the second resistance ladder leg.例文帳に追加

第２の増幅器は、入力信号の第２の相に基づく電圧を第２の抵抗ラダーレッグの中間ノードに印加する。 - 特許庁

The first amplifier applies a voltage based upon a first phase of an input signal to the middle node of the first resistance ladder leg.例文帳に追加

第１の増幅器は、入力信号の第１の相に基づく電圧を第１の抵抗ラダーレッグの中間ノードに印加する。 - 特許庁

The semiconductor integrated circuit structure has a plurality of diodes, and at least one fit-in region and one voltage supply node.例文帳に追加

半導体集積回路構造は複数のダイオード、少なくとも一つの嵌入領域および電圧供給ノードを備える。 - 特許庁

A rectifier circuit 410 operates to connect an input node selectively with first or second voltage bus 402a, b.例文帳に追加

整流器回路４１０は、入力ノードを第１及び第２の電圧バス４０２ａ，ｂに選択的に結合するよう動作する。 - 特許庁

An inductance load L is connected between a power supply VBAT for supplying a battery voltage and an output node Nout.例文帳に追加

インダクタンス負荷Ｌは、バッテリー電圧を供給する電源ＶＢＡＴと出力用ノードＮｏｕｔとの間に接続されている。 - 特許庁

The noise voltage included in reference voltage Vref output from a reference voltage generation circuit 10 is divided based on a ratio of voltages generated at diode D1 - diode D3 and a resistor R12 to a voltage generated at a resistor R11 at a node N12.例文帳に追加

基準電圧発生回路１０から出力される基準電圧Ｖｒｅｆに含まれたノイズ電圧は、ノードＮ１２において、ダイオードＤ１〜ダイオードＤ３および抵抗Ｒ１２に発生する電圧と抵抗Ｒ１１に発生する電圧との比に応じて分圧される。 - 特許庁

When a switch 13 is closed to give a reference voltage VREF to the node A, a voltage difference between the reference voltage VREF and the voltage of the analog signal VIN is amplified by the inverters 20, 30 of low power consumption, and an output signal OUT as a result of the comparison is outputted.例文帳に追加

更にスイッチ１３を閉じてノードＮＡに基準電圧ＶＲＥＦを与えると、基準電圧ＶＲＥＦとアナログ信号ＶＩＮの電位差が、低消費電力のインバータ２０，３０で増幅され、比較結果の出力信号ＯＵＴが出力される。 - 特許庁