「voltage node」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

The vehicle driving device is provided with a capacitor C2 smoothing voltage of an output node of a step-up converter 12, a driving part 23 receiving power from the step-up converter 12 and the capacitor C2 and driving a rotary electric machine and a controller 30 controlling the step-up converter 12 and the driving part 23.例文帳に追加

車両駆動装置は、昇圧コンバータ１２の出力ノードの電圧を平滑化するコンデンサＣ２と、昇圧コンバータ１２およびコンデンサＣ２から電力を受けて回転電機を駆動する駆動部２３と、昇圧コンバータ１２および駆動部２３を制御する制御装置３０とを備える。 - 特許庁

This device computes the partial drop property of the section of a contraction model of inverter type power source from the voltage remainder rate of a node (S2), and computes the amount of drop of the inverter type power source in the contraction model, making use of this sectional drop property and the accepted rate of angle change (S3).例文帳に追加

本発明は、ノードの電圧残り率から縮約モデルのインバータ型電源の部分脱落特性を算出し（Ｓ２）、この部分脱落特性及び受け付けられたアングル変化量を利用して、縮約モデルにおけるインバータ型電源の脱落量を算出する（Ｓ３）。 - 特許庁

An end of LNsub (output node of PA2s) is connected to a ground supply voltage GND with a capacity C3 in between as an NMOS transistor MNsw is turned on when PA2s is activated, and is opened as MNsw is turned off when PA2m is activated.例文帳に追加

ＬＮｓｕｂの他端（ＰＡ２ｓの出力ノード）は、ＰＡ２ｓが活性化された際、ＮＭＯＳトランジスタＭＮｓｗのオンに伴い接地電源電圧ＧＮＤとの間に容量Ｃ３が接続され、ＰＡ２ｍが活性化された際、ＭＮｓｗのオフに伴い開放状態とされる。 - 特許庁

When the transistor M1 is conducted, transistors M1 and M2 are operated in a saturation area by a bias circuit which is outputted by a voltage output circuit 1, and the current of the node N2 also flows in a route from a power line VDD via the transistors M1 and M2 and the switch SW2.例文帳に追加

トランジスタＭ１が導通すると、電圧出力回路１が出力するバイアス電圧によりトランジスタＭ１およびＭ２が飽和領域で動作し、ノードＮ２の電流は、電源線ＶＤＤからトランジスタＭ１、Ｍ２およびスイッチＳＷ２を介した経路にも流れる。 - 特許庁

The change-over control circuit 18 operates with a supply of a supply voltage Vcc of +5 V from a supply line 30a and a ground 30b, and outputs change-over state signals So1 and So2 from output nodes Nb and Nc according to states of a change-over command signal Sin to be input in an input node Na.例文帳に追加

切替制御回路１８は、電源ライン３０ａ及びグランド３０ｂから＋５Ｖの電源電圧Ｖccの供給を受けて動作し、入力ノードＮａに入力される切替指令信号Ｓinの状態に応じて、出力ノードＮｂ、Ｎｃから切替状態信号Ｓo1、Ｓo2を出力する。 - 特許庁

First and second envelope detection circuits (10 and 20) have resistor sequences (110 and 210), capacitive elements (120 and 220) connected in parallel with the resistor sequences, and transistors (101 and 201) connected in between the connection points of the resistor sequences and the capacitive elements, and a prescribed voltage node, respectively.例文帳に追加

第１及び第２の包絡線検波回路（１０、２０）は、それぞれ、抵抗列（１１０、２１０）と、抵抗列に並列接続された容量素子（１２０、２２０）と、抵抗列と容量素子との接続点と所定の電圧ノードとの間に接続されたトランジスタ（１０１、２０１）とを有する。 - 特許庁

The current path of the output reproduction part includes a serial circuit between a joint type load element (13) and a resister (25) and a resistor (26) arranged in parallel with it, and voltage of a coupling node between the serial circuit and the parallel resistor can be made lower in comparison with a case that no parallel resistor is arranged.例文帳に追加

出力再生部の電流径路は接合型負荷素子（１３）と抵抗（２５）の直列回路とそれに並列された抵抗（２６）を含み、前記直列回路と並列抵抗の結合ノードの電圧は前記並列抵抗を配置しない場合に比べて低くすることができる。 - 特許庁

Thus, even if the lit display pieces of each scanning line COM1-COMn vary in number, an output voltage value at the output node N53 is held almost constant, the emitted light quantities are prevented from dispersing in each scanning line COM1-COMn by the variation in the number of lit display pieces.例文帳に追加

これにより、各走査線ＣＯＭ１〜ＣＯＭｎの点灯表示個数が変化しても、出力ノードＮ５３の出力電圧値がほぼ一定に保持され、点灯表示個数の変化によって各走査線ＣＯＭ１〜ＣＯＭｎ毎に発光量がばらつくことを防止できる。 - 特許庁

A sensor 170 installed in a power distribution system 100 measures a current, a current power factor, active power P, reactive power Q, and an node voltage V, and the like in a line, and sends information to an LDC parameter determination device 10 via a communication terminal station 180 and a communication network 190.例文帳に追加

配電系統１００に設置されたセンサ１７０は、線路の電流，電流力率，有効電力Ｐ，無効電力Ｑ，ノード電圧Ｖなどを測定し、通信端局１８０、通信ネットワーク１９０を介してＬＤＣパラメータ決定装置１０に情報を送る。 - 特許庁

In a fine adjustment process after performing a wafer testing process, either the fuse T13 or the fuse T14 is disconnected, the output terminal 3 is connected to the node N1 or N2, and either or both of the fuses T11, T12 are disconnected to carry out fine adjustment of the voltage of the output terminal 3.例文帳に追加

ウエハテスト工程を行なった後、微調整工程においてヒューズＴ１３，Ｔ１４のいずれか一方を切断して出力端子３を端子Ｎ１又はＮ２に接続し、さらにヒューズＴ１１，Ｔ１２のいずれか一方又は両方を切断して出力端子３の電圧を微調整する。 - 特許庁

The signal receiver circuit contains a transmission gate, a pull-low unit, a boost capacitor, a voltage division unit, and a receiver unit, and the transmission gate has an input terminal for receiving the input signal, an output terminal connected at a first node and a control terminal connected to a control signal.例文帳に追加

信号受信器回路は、伝送ゲートとプルロウユニットとブーストキャパシターと電圧分割ユニットと受信器ユニットとを含み、伝送ゲートが入力信号を受信するための入力端と第１ノードに連結された出力端と制御信号に連結された制御端とを有する。 - 特許庁

When the read control signal CE is activated and made to 'H', the NMOSs 32, 33 are turned on, a reference current INR is made to flow in the NMOS 33 from a reference array 20 through the PMOS 31 being already turned on, and reference voltage REF is directly outputted to the reference node N20.例文帳に追加

読出制御信号ＣＥが活性化されて“Ｈ”になると、ＮＭＯＳ３２，３３がオンとなり、既にオンとなっているＰＭＯＳ３１を介して、ＮＭＯＳ３３に基準セルアレイ２０からの基準電流ＩＮＲが流れ込み、基準ノードＮ２に基準電圧ＲＥＦが直ちに出力される。 - 特許庁

Each signal maintaining part 12 is connected with each other, and is equipped with a ferroelectric substance capacitor 1 and a paraelectric substance capacitor 2 with different effective capacities, an intermediate node 9 installed between two capacitors, and a voltage supply part connected with the ferroelectric substance capacitor 1.例文帳に追加

各信号保持部１２は、互いに接続され、実効容量の相異なる強誘電体キャパシタ１及び常誘電体キャパシタ２と、２つのキャパシタの間に設けられた中間ノード９と、強誘電体キャパシタ１に接続された電圧供給部とを備えている。 - 特許庁

Potentials generated in respective nodes by applying a voltage to one of a first test pad 102 and a second test pad 103 in both ends of the measurement target circuit are input to the node information transmission circuit 107, and the input potentials of respective nodes are output in the connection order.例文帳に追加

被測定素子回路の両端の第１のテストパッド１０２又は第２のテストパッド１０３に電圧を印加したときに各ノードに発生する電位が、ノード情報伝達回路１０７に入力され、入力された各ノードの電位を接続された順に出力する。 - 特許庁

A detection circuit 3 can stably detect a signal by changing the control voltage applied to the output node 9, corresponding to the transmission output and the transmission frequency, and an automatic transmission output control APC circuit 5 can accurately control the amplifier 1, independently of the change in the transmission output and the transmission frequency.例文帳に追加

出力ノード９に印加する制御電圧ａを送信出力や送信周波数に対応して変えることにより、検波回路３での検波を安定して正確に行え、ＡＰＣ回路５による増幅器１を送信出力や送信周波数の変更に係わらず正確に制御できる。 - 特許庁

By installing a cathode 4 and an node 5 at both ends of a conductor 2 consisting of hydrogen ion conductor occluded by heavy hydrogen or light hydrogen, voltage is impressed from a battery 3 and heavy hydrogen ion (deuteron) or light hydrogen ion (proton) move to the cathode 5.例文帳に追加

重水素或いは軽水素を吸蔵させた水素イオン伝導体からなる伝導体２の両端にカソード電極４，及びアノード電極５を装着して電池３により電圧を印可すると，重水素イオン（重陽子）或いは軽水素イオン（陽子）がカソート電極５に移動する。 - 特許庁

The n type MOS field effect transistor 352 is provided with a drain electrode connected to the node ND, the gate electrode to which one of the binary logical signals is impressed from a drive circuit 100, and a gate threshold voltage VTN1 smaller than a gate threshold VTN2 of the transistor constituting the drive circuit 100.例文帳に追加

ｎ型ＭＯＳ電界効果トランジスタ３５２は、ノードＮＤに接続されたドレイン電極と、ドライブ回路１００から二値論理信号のひとつが印加されたゲート電極と、ドライブ回路１００を構成するトランジスタのゲート閾値ＶＴＮ２よりも小さいゲート閾値電圧ＶＴＮ１とを有する。 - 特許庁

A spikelike overvoltage 110 generated from the inductance element 20 when the switching element 30 is turned off is clamped at least partially by a clamp element 60, and at least a part of the spikelike overvoltage 110 is removed from the voltage V_N at node N between the inductance element 20 and the switching element 30.例文帳に追加

スイッチング素子３０のターンオフ時にインダクタンス素子２０にて発生するスパイク状の過電圧１１０の少なくとも一部を、クランプ素子６０にてクランプして、インダクタンス素子２０とスイッチング素子３０との間のノードＮの電圧Ｖ_Ｎから、スパイク状過電圧１１０の少なくとも一部を除去した。 - 特許庁

The impedance code generation circuit includes a first code generation part 310 which compares a voltage of a calibration node with a reference voltage VREF to generate a first impedance code PCODE, a code changing part 320 which calculates the first impedance code according to the setting value to generate a changed impedance code, and a second code generation part 330 which generates a second impedance code NCODE based on the changed impedance code.例文帳に追加

インピーダンスコード生成回路は、キャリブレーションノードの電圧と基準電圧ＶＲＥＦとを比較して第１インピーダンスコードＰＣＯＤＥを生成する第１コード生成部３１０と、セッティング値に応じて第１インピーダンスコードを演算し、変更されたインピーダンスコードを生成するコード変更部３２０と、変更されたインピーダンスコードに基づいて、第２インピーダンスコードＮＣＯＤＥを生成する第２コード生成部３３０とを備える。 - 特許庁

In the sense amplifier circuit including a latch circuit formed by connecting two inverters, and two transistors for precharge inserted between a bit line and each output node of the latch circuit to perform precharge operation in response to a sense amplifier activation signal, precharge operation is accelerated by applying predetermined voltage between a substrate and a source of each transistor for precharge, using a substrate bias effect of the transistor and lowering threshold voltage.例文帳に追加

２個のインバータを接続してなるラッチ回路と、ビット線とラッチ回路の各出力ノードとの間に挿入されセンスアンプ活性化信号に応答してプリチャージ動作する２個のプリチャージ用トランジスタとを備えたセンスアンプ回路において、各プリチャージ用トランジスタの基板−ソース間に所定の電圧を印加してトランジスタの基板バイアス効果を利用してしきい値電圧を低下させることによって、プリチャージ動作を高速化する。 - 特許庁

In a first communication path 10, the length is determined so that impedance Zin in the line does not become extremely small, thus increasing voltage generated in a node 20 at the other end side sufficiently even without increasing the amount of current extremely when a signal is transmitted from one end to the other.例文帳に追加

第１の通信路１０は、その線路におけるインピーダンスＺｉｎが極端に小さくならないようにその長さが定められているため、一端から他端に信号が送信される場合、その電流量を極端に大きくしなくても、他端側のノード２０に発生する電圧を充分に大きくすることができる。 - 特許庁

In the low power consumption mode, an internal node of a surrounding power source applying detecting circuit (44) is fixed to a ground voltage level by a control signal (PCUTe) from a power source control circuit (34) separating the power source from each circuit, and a surrounding power source applying detecting signal (ZPORP) is fixed to a L level at the time of the low power consumption mode.例文帳に追加

低電力消費モード時、電源を各回路から切離す電源制御回路（３４）からの制御信号（ＰＣＵＴｅ）により、周辺電源投入検出回路（４４）の内部ノードを接地電圧レベルに固定し、周辺電源投入検出信号（ＺＰＯＲＰ）を低電力消費モード時にＬレベルに固定する。 - 特許庁

The input buffer circuit is provided with a differential amplifier 21 that generates an output signal to an output node in response to an input signal and a reference voltage, a current supply means 23 to reduce a leading time of the output signal of the differential amplifier 21, and a current discharge means 25 that reduces a trailing time of the output signal of the differential amplifier 21.例文帳に追加

入力信号と基準電圧に応答して出力ノードに出力信号を発生する差動増幅器と、差動増幅器の出力信号の立上り時間を縮めるための電流供給手段と、差動増幅器の出力信号の立下り時間を縮めるための電流排出手段とを具備する。 - 特許庁

Then a minimum value of the first coefficient is pre set so that a voltage at a node 900 when the first coefficient has the minimum value (in a minimum grayscale) is larger than a predetermined first value set larger than operation threshold voltages of PMOS transistors Q41 to Q44 of the current output section 30.例文帳に追加

そして、上記第１係数が最小値のとき（最小階調のとき）のノード９００の電圧が、電流出力部３０のＰＭＯＳトランジスタＱ４１〜Ｑ４４の動作閾値電圧よりも大きく設定される所定の第１の値以上となるように、第１係数の最小値が予め設定される。 - 特許庁

When a MOS transistor M1 is in an operational state, the electric potential of a node A is decreased by a current mirror circuits 15 and 14 to turn the other MOS transistor M2 off, by detecting the voltage between the gate and the source of the MOS transistor M1 with a transistor M3 and generating a detection current Idct1 flowing through a resistor element R1.例文帳に追加

ＭＯＳトランジスタＭ１が動作状態にあるときは、そのゲート〜ソース間電圧をトランジスタＭ３で検出し、抵抗素子Ｒ１に流れる検出電流Ｉｄｃｔ１を生成することで、カレントミラー回路１５，１４によりノードＡの電位を下げて他方ＭＯＳトランジスタＭ２をオフ状態とする。 - 特許庁

An inverter is configured to receive an input from the output voltage node and is configured to generate a cut-off signal, wherein the pull-down n-type threshold device is configured to be switched on in dependence on the control signal, and the pull-down p-type threshold device is configured to be switched off in dependence on the cut-off signal.例文帳に追加

インバータは、出力電圧ノードから入力を受け取るように構成され、カットオフ信号を生成するように構成され、プルダウンｎ型閾値デバイスは、制御信号に依存してオンに切り替えられるように構成され、プルダウンｐ型閾値デバイスは、カットオフ信号に依存してオフに切り替えられるように構成される。 - 特許庁

When the MOS transistor M2 is in an operational state, the electric potential of a node B is decreased by a current mirror circuits 16 and 13 to make the other MOS transistor M1 off state, by detecting the voltage between the gate and the source of the MOS transistor M2 with a transistor M4 and generating a detection current Idct2 flowing through a resistor element R2.例文帳に追加

またＭＯＳトランジスタＭ２が動作状態にあるときは、そのゲート〜ソース間電圧をトランジスタＭ４で検出し、抵抗素子Ｒ２に流れる検出電流Ｉｄｃｔ２を生成することで、カレントミラー回路１６，１３によりノードＢの電位を下げて他方ＭＯＳトランジスタＭ１をオフ状態とする。 - 特許庁

To provide a duty ratio correction circuit, capable of correcting duty ratio using an activated edge in an input external clock signal, and to provide a flip-flop capable of performing synchronization operation, by precharging own output node by own source voltage that responds to a clock signal and a reset signal.例文帳に追加

入力される外部クロック信号の活性化エッジを用いてデューティ比を補正することができるデューティ比補正回路を提供し、また、クロック信号及びリセット信号に応答して自体の電源電圧が自体の出力ノードをプリチャージすることにより、同期化動作を行うことができるフリップフロップを提供すること。 - 特許庁

When the operating mode of the reproduction part 10, corresponding to the image signal outputted from the source apparatus 150, is the first mode, the CPU 13 controls a switching circuit 33 so that a terminal T1 is connected to a terminal T2 (voltage node N), while the operating mode of the reproduction part 10 is set to the first mode.例文帳に追加

ソース機器１５０から出力される映像信号に対応する再生部１０の動作モードが第１のモードである場合には、ＣＰＵ１３は再生部１０の動作モードを第１のモードに設定する期間において端子Ｔ１が端子Ｔ２（電圧ノードＮ）に接続されるように切替回路３３を制御する。 - 特許庁

The switching element turns ON/OFF according to the voltage potential of the first node.例文帳に追加

第１の電位を供給する第１のノードと、第２の電位を供給する第２のノードと、前記第１のノードと前記第２のノードとに接続されたバリキャップダイオードと、スイッチング素子を介して前記バリキャップダイオードと並列に接続された容量素子とを有し、第１のノードの電位によって前記スイッチング素子がＯＮ／ＯＦＦすることを特徴とする可変容量素子。 - 特許庁

A common bias part 11 is composed of a serial circuit wherein an incorporated resistor R1 and an external resistor Rext are serially connected, and an operational amplifier OP 1 wherein a reference voltage Vref is inputted to a first input terminal, a second input terminal is connected to a node Vr1, and an output terminal is connected to the serial circuit.例文帳に追加

共通バイアス部１１は、内蔵抵抗Ｒ１と外部抵抗Ｒｅｘｔが直列接続される直列回路と、第１入力端子に基準電圧Ｖｒｅｆが入力され、第２入力端子がノードＶｒ１に接続され、出力端子が直列回路に接続されるオペアンプＯＰ１とから構成される。 - 特許庁

A BEMF detection circuit 10 compares voltages V_U to V_W generated at ends of each of multiple coils of a fan motor 6 with a midpoint voltage V_COM generated in a common connection node of the multiple coils and generates a rotation detection signal S3 asserted every time the fan motor 6 rotates by a prescribed electric angle.例文帳に追加

ＢＥＭＦ検出回路１０は、ファンモータ６の複数のコイルそれぞれの一端に生ずる電圧Ｖ_Ｕ〜Ｖ_Ｗを、複数のコイルの共通接続ノードに生ずる中点電圧Ｖ_ＣＯＭと比較し、ファンモータ６が所定の電気角、回転する度にアサートされる回転検出信号Ｓ３を生成する。 - 特許庁

Even if this part 12 is connected to any drive circuit, a node voltage S showing the optical output waveform can be correctly simulatingly-computed by grounding the optical behavior part 11 at a ground terminal 13 independently of the electric behavior part 12, irrespective of the type of drive circuits or the drive system.例文帳に追加

したがって、接地端子１３で光学的挙動部１１を電気的挙動部１２と独立して接地することによって、電気的挙動部１２が如何なる駆動回路に接続されても、駆動回路の種類や駆動方式に影響されずに上記光出力波形を表すノード電圧Ｓを正しくシミュレーション計算できる。 - 特許庁

A semiconductor memory includes: a sense amplifier that operates in response to the activation of a sense amplifier enable signal and determines a logic stored in a memory cell depending on a voltage of a bit line which is changed according to a cell current flowing through a real cell transistor; a replica cell transistor connected in series between a first node and a ground line; and a timing generation unit.例文帳に追加

半導体メモリは、センスアンプイネーブル信号の活性化に応答して動作し、リアルセルトランジスタに流れるセル電流により変化するビット線の電圧に応じて、メモリセルに保持されている論理を判定するセンスアンプと、第１ノードと接地線の間に直列に接続されたレプリカセルトランジスタと、タイミング生成部とを有している。 - 特許庁

The opamp includes an input that communicates with the output of the zero-order TIA, a first transistor driven by the input, a second transistor that is driven by a first bias voltage and communicates with the first transistor, a first current source that communicates with the second transistor, and an output at a node between the first transistor and the second transistor.例文帳に追加

オペアンプは、０次のＴＩＡの出力に接続する入力と、該入力によって駆動される第１のトランジスタと、第１のバイアス電圧によって駆動され且つ上記第１のトランジスタに接続する第２のトランジスタと、第２のトランジスタに接続する第１の電流源と、第１のトランジスタと第２のトランジスタの間のノードに存在する出力と、を備える。 - 特許庁

The LVDS driver circuit for outputting a logical output and a high impedance output is provided with a constant current source, an output switching circuit for setting an output state, and a bypass circuit for bypassing current from the constant current source in outputting a high impedance and supplies a termination voltage to an intermediate node of the bypass circuit.例文帳に追加

論理出力と、ハイインピーダンス出力とを出力させるＬＶＤＳドライバー回路において、定電流源と、出力状態を設定する出力切換回路と、ハイインピーダンス出力時には定電流源からの電流をバイパスさせるバイパス回路とを備え、バイパス回路の中間ノードに終端電圧を供給する構成とする。 - 特許庁

Since the level of the node (a) rises from a setting level even in the case that the power is supplied again just after the interruption of the power or the power is momentarily interrupted, a specified time is required till a switching voltage of an inverter INT is exceeded and the initializing signal is generated for only the specified time as usual.例文帳に追加

従って、前記電源遮断直後に電源再投入があった場合、又は電源が瞬間的に遮断された場合であっても、前記ノードａの電位は設定電位から上昇するので、インバータＩＮＴのスイッチング電圧を越える時点まで所定通りの時間を要して、初期化信号は通常通り所定時間だけ発生する。 - 特許庁

The operational amplifier includes an input connected to the output of the zero-order TIA, a first transistor driven by the input, a second transistor driven by a first bias voltage and connected to the first transistor, a first current source connected to the second transistor, and an output present at a node between the first transistor and the second transistor.例文帳に追加

オペアンプは、０次のＴＩＡの出力に接続する入力と、該入力によって駆動される第１のトランジスタと、第１のバイアス電圧によって駆動され且つ上記第１のトランジスタに接続する第２のトランジスタと、第２のトランジスタに接続する第１の電流源と、第１のトランジスタと第２のトランジスタの間のノードに存在する出力と、を備えている。 - 特許庁

A bit transition point extraction circuit device includes: a predetermined current-source transistor; a transistor pair biased to the current-source transistor and connected with a source with a differential non-zero recovery input signal applied thereto from the outside; a capacitor connected to the transistor pair and the current-source transistor to set the voltage of an output node of the current-source transistor constant.例文帳に追加

本発明のビット遷移点抽出回路装置は、所定の電流源トランジスタと、前記電流源トランジスタにバイアスされ、外部から差動非ゼロ復帰入力信号が印加されるソースが接続されたトランジスタ対と、前記電流源トランジスタの出力ノードの電圧が一定になるように前記トランジスタ対および前記電流源トランジスタに接続されたキャパシタとを含む。 - 特許庁

The semiconductor integrated circuit comprises the reset circuit constituted by connecting two transistors 3 and 4 between a constant-voltage source VDD and VSS and a reset node A by severely setting a condition in which the reset circuit is reset by separately controlling gates of the transistors 3 and 5 according to a reset signal RESET and its reverse phase signal RESETB so that a malfunction due to a noise is difficult to occur.例文帳に追加

２つのトランジスタ３，４を定電圧源VDD,VSSとリセットノードAとの間に接続してリセット回路を構成し、それら２つのトランジスタのゲートはそれぞれリセット信号RESETとその逆相の信号RESETBで別々に制御することで、リセット回路がリセット動作を行う条件を厳しくして、ノイズによる誤動作が生じにくいリセット回路を有する半導体集積回路を提供する。 - 特許庁

The integrated circuit device includes a pad PDt for electrically connecting data lines, an operational amplifier OP for driving the data lines connected to the pad PDt on the basis of gradation voltage corresponding to image data and first and second output transistors pITr, nITr of which the connection node is electrically connected to the pad PDt and push-pull connected to each other.例文帳に追加

集積回路装置は、データ線と電気的に接続するためのパッドＰＤｔと、画像データに対応した階調電圧に基づいてパッドＰＤｔに接続されるデータ線を駆動する演算増幅器ＯＰと、その接続ノードがパッドＰＤｔと電気的に接続されプッシュプル接続される第１及び第２の出力用トランジスタｐＩＴｒ、ｎＩＴｒとを含む。 - 特許庁

Concerning this high frequency switch, a parallel circuit is formed by connecting an inductor 11 and a capacitor 4, which is connected to the cathode of a first diode 1 for limitation from an antenna ANT to the transmission circuit to the said first diode and a transmission/reception switching signal to be the forward bias voltage of first and second diodes 1 and 3 is supplied to the node of the inductor 11 and the capacitor 4.例文帳に追加

本発明は、アンテナＡＮＴから送信回路までを制限する第１のダイオード１に対して、インダクタ１１と該第１のダイオード１のカソードに接続するコンデンサ４とが接続して成る並列回路を形成するとともに、該インダクタ１１とコンデンサ４との接続点に、第１及び第２のダイオード１、３の順バイアス電圧となる送受切り換え信号を供給するようにした高周波スイッチである。 - 特許庁

A signal node between the first or second switch and the capacitor for input is initialized into a commonmode voltage level through the third switch before first or second data is inputted, the first data is inputted to the capacitor for input through the first switch, the second data is then inputted to the capacitor for input through the second switch, and prescribed arithmetic processing is performed between the first data and the second data.例文帳に追加

第１または第２のデータが入力される前に、第３のスイッチを介して、第１または第２のスイッチと入力用のキャパシタとの間の信号ノードをコモンモードの電圧レベルに初期化し、第１のスイッチを介して第１のデータを入力用のキャパシタに入力した後、第２のスイッチを介して第２のデータを入力用のキャパシタに入力して、これら第１のデータと第２のデータとの間で所定の演算処理を行う。 - 特許庁