「voltage node」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

When a power source potential VCC is lower than a desired DC voltage OUT, the potential of a node N3 of a reference potential adjusting part 50 is made lower than a reference potential REF.例文帳に追加

電源電位ＶＣＣが所望の直流電圧ＯＵＴよりも低いと、基準電位調整部５０のノードＮ３の電位は基準電位ＲＥＦよりも低くなる。 - 特許庁

After the MOS TR T5 is turned off, and once a voltage of a connection node (a) is reset, a pulse signal ϕV is given to a MOS TR T4, from which an output is obtained.例文帳に追加

そして、ＭＯＳトランジスタＴ５をＯＦＦにした後、接続ノードａの電圧を一旦リセットした後、パルス信号φＶをＭＯＳトランジスタＴ４に与えて出力を得る。 - 特許庁

Voltage Vc1, corresponding to the data current Idata, is generated in a node N, stored in a storage capacitor C1 and is applied to the gate of a drive transistor Trd.例文帳に追加

このデータ電流Ｉｄａｔａに応じた電圧Ｖｃ１がノードＮに発生して、保持用キャパシタＣ１に保持されるとともに、駆動トランジスタＴｒｄのゲートに印加される。 - 特許庁

A DC level decision circuit 3 is disposed in order to decide as to whether or not a DC voltage at a specific circuit node of the analog integrated circuit 2 is in a certain range.例文帳に追加

アナログ集積回路２のある特定の回路ノードのＤＣ電圧が、ある範囲に入っているかどうかを識別するためのＤＣレベル判定回路３を設ける。 - 特許庁

To provide a semiconductor device capable of suppressing a drop in power supply voltage without increasing the width of a power supply wiring connected to the power source node of a diffusion layer.例文帳に追加

拡散層の電源ノードと接続される電源配線の幅を大きくすることなく、電源電圧のドロップの抑制を図り得る半導体装置を提供することにある。 - 特許庁

To effectively prevent false read by suppressing the unforeseen voltage change of a bit line caused by the capacity coupling between wiring activated at read and a storage node, etc.例文帳に追加

読み出し時に活性化される配線と蓄積ノード等との容量結合による、ビット線の予期しない電圧変化を抑制し、誤読み出しを有効に防止する。 - 特許庁

A pre-buffer 58 is configured to connect a control signal voltage change adjustment circuit 59 between an internal output node 14 and a drain of a PMOS transistor 10.例文帳に追加

プリバッファ５８は、内部出力ノード１４とＰＭＯＳトランジスタ１０のドレインとの間に制御信号電圧変化調整回路５９を接続する構成とする。 - 特許庁

In the reference voltage generating circuit, potential of a node N5 is input into a gate of an NMOS transistor 33 included in the start-up circuit 30a simultaneously with power-on.例文帳に追加

基準電圧発生回路において、電源の投入と共にスタートアップ回路３０ａに含まれるＮＭＯＳトランジスタ３３のゲートには、ノードＮ５の電位が入力される。 - 特許庁

Accordingly, as compared with when applying a constant voltage VW to a node ND1 for driving, the influences of TRM change and the other cell current path transistor are eliminated.例文帳に追加

このため、一定電圧ＶＷをノードＮＤ１に印加し駆動する場合に比べると、ＴＲＭ変動やその他のセル電流経路トランジスタの影響が排除される。 - 特許庁

To provide a circuit not causing a voltage glitch in an output node when switching a feedback of an impedance element to be provided with a different current range of an auto-range change circuit.例文帳に追加

オートレンジ変更回路の異なる電流レンジを付与するインピーダンス素子のフィードバックの切り替え時に出力ノードで電圧グリッチが生ずることがないこと。 - 特許庁

For this, when the power supply is instantaneously interrupted to permit the power supply voltage VDD to be lowered, a PMOS 12 is turned on to permit the electric charges stored on the capacitor 13 to be supplied to a node A.例文帳に追加

そのため、瞬断して電源電圧ＶＤＤが低下するとＰＭＯＳ１２がオンし、キャパシタ１３に蓄えられた電荷がノードＡに供給される。 - 特許庁

Thus, the output of a reference potential generating part 20 is drawn through an NMOS54 to a node N3, and a reference potential REF is decreased to the same potential as a control voltage VC.例文帳に追加

このため、基準電位発生部２０の出力はＮＭＯＳ５４を介してノードＮ３に引き込まれ、基準電位ＲＥＦは制御電圧ＶＣと同電位まで低下する。 - 特許庁

A first power supply system is divided by a PMOS transistor MP1 and a resistor R1, and the voltage of the power supply is reflected on a signal appearing at a connection node N3.例文帳に追加

第１の電源系をＰＭＯＳトランジスタＭＰ１および抵抗Ｒ１により分圧し、この電源の電圧を接続ノードＮ３に現れる信号に反映させる。 - 特許庁

The first inverter is configured to invert the stabilized input signal and to output an inverted output signal at an inverted output voltage level to a first node.例文帳に追加

第１インバータは、安定化した入力信号を反転させ、第３電圧レベルと第１電圧レベルとの間でスイングする反転出力信号を第１ノードに出力する。 - 特許庁

When a first mode is entered, an operational amplifier A105-1 receives two select voltages VA and VB output by a decoder D103-1, and outputs a generated driving voltage to an output node N100-1.例文帳に追加

第１のモードになると、オペアンプA105-1は、デコーダD103-1によって出力された２つの選択電圧ＶＡ，ＶＢを受け、生成した駆動電圧を出力ノードN100-1へ出力する。 - 特許庁

The reference voltage of the node N1 in the temperature detection part 19 is adjusted according to the duty ratio of the pulse signal outputted by the pulse signal generation circuit 410.例文帳に追加

温度検出部１９におけるノードＮ１の基準電圧は、パルス信号生成回路４００により出力されるパルス信号のデューティ比により調整することができる。 - 特許庁

A driving current Id flowing to the load 13 is set according to a resistance R1 connected between the transistor Q2 and a ground and a driving voltage Vd at a node N2.例文帳に追加

負荷１３に流れる駆動電流Ｉｄは、トランジスタＱ２とグランドとの間に接続された抵抗Ｒ１と、ノードＮ２の駆動電圧Ｖｄに応じて設定される。 - 特許庁

In addition, an input terminal of the level shifter LS40 is connected to a node N40 which is an output terminal of the power-on reset circuit POR11 corresponding to power supply voltage VDD2.例文帳に追加

また、レベルシフタＬＳ４０の入力端子は、電源電圧ＶＤＤ２に対応したパワーオンリセット回路ＰＯＲ１１の出力端子であるノードＮ４０へ接続される。 - 特許庁

In other words, the transfer gate MT6 is turned ON when the start-up enable signal STPEN is low, and transfers the output voltage Sout of the start-up circuit 132 to the connection node A.例文帳に追加

すなわち、転送ゲートＭＴ６は、スタートアップ・イネーブル信号ＳＴＰＥＮがロウのときにオンし、スタートアップ回路１３２の出力電圧Ｓoutを接続ノードＡに転送する。 - 特許庁

The cross-connected NMOS transistors 18, 19 makes a voltage of the node 17 constant (2VDD) independently from a signal inputted from the other ends of the capacitors 9, 20.例文帳に追加

交差接続されたＮＭＯＳトランジスタ１８，１９により、容量素子９，２０の他端から入力される信号によらず、ノード１７の電圧は一定（２ＶＤＤ）となる。 - 特許庁

In this case, when the MOS TR T1 is operated in a sub-threshold region whose value is less than a threshold, the voltage at the connection node (a) natural- logarithmically changes with the photocurrent.例文帳に追加

このとき、ＭＯＳトランジスタＴ１を閾値以下のサブスレッショルド領域で動作させるとき、接続ノードａの電圧が前記光電流に対して自然対数的に変化する。 - 特許庁

This driver power supply circuit (10) includes a non-silicide resistance element (20) of N+ doped polycrystalline silicon, and a pull-down circuit lowering the voltage level of the driver power supply node (11).例文帳に追加

このドライバ電源回路１０は、Ｎ＋ドープトポリシリコンの非シリサイド抵抗素子（２０）と、ドライバ電源ノード（１１）の電圧レベルを低下させるプルダウン回路とを含む。 - 特許庁

If the constant is not zero, the ideal current source is considered the same as a resistor, the current flows into a floating body node or flows out from there and the voltage is set.例文帳に追加

定数が非ゼロの場合、前記理想電流源が抵抗器と同一と見なされ、電流が浮遊体ノードに流入またはそこから流出し、その電圧をセットする。 - 特許庁

The first transistors are so connected as to control a current between the first terminal and a node of reference potential according to a voltage applied to the gate thereof.例文帳に追加

前記第１のトランジスタは、そのゲートに与えられる電圧に応じて、前記第１の端子と基準電位のノードとの間の電流を制御するように接続されている。 - 特許庁

Therefore, simultaneous inactivation of all active WLs, which may cause undesirable increase in voltage at a common inactive node, is not needed.例文帳に追加

従って、共通の不活性ノードにおいて電圧が望まないように上昇する原因となり得る、すべての活性ＷＬの同時の不活性化が必要とされない。 - 特許庁

The comparators 22 and 23 compare the reference voltages VREF2 and VREF1 with voltage VC of a connection part (node a) of a capacitive device 28 and respectively output their comparison results.例文帳に追加

コンパレータ２２，２３は、参照電圧ＶＲＥＦ２，ＶＲＥＦ１と静電容量素子２８の接続部（ノードａ）の電圧ＶＣとを比較し、その比較結果をそれぞれ出力する。 - 特許庁

The gradation voltage generating circuit 100 generates the gradation voltages meeting the data bits D 0 to D 3 in an output node No to which a selected pixel circuit 25 is connected.例文帳に追加

階調電圧発生回路１００は、選択された画素回路２５が接続された出力ノードＮｏに、データビットＤ０〜Ｄ３に応じた階調電圧を発生する。 - 特許庁

A servo circuit to stabilize a voltage level in the base node of an optical component is arranged for the purpose of raising the ratio of the photoreceptive area to the total area of a navigation sensors 24 and 26.例文帳に追加

光素子のベースノードにおける電圧レベルを安定化させるサーボ回路を設け、ナビゲーションセンサ24、26の総面積に対する受光面積の割合を高くする。 - 特許庁

Instead of a circuit element composed of a single MISFET, a circuit element is composed of identical node transistors comprising a plurality of MISFETs differing in threshold voltage.例文帳に追加

単体のＭＩＳＦＥＴから構成される回路素子に代えて、しきい値電圧の異なる複数のＭＩＳＦＥＴからなる同一ノードトランジスタから回路素子を構成する。 - 特許庁

When a constant current source circuit 58L is turned off in a differential input section 44L, the potential of an output terminal (a node) NL is increased to an approximate level of a power supply voltage Vdd.例文帳に追加

差動入力部４４Ｌでは、定電流源回路５８Ｌがオフすることで、出力端子（ノード）ＮＬの電位がほぼ電源電圧Ｖddのレベルまで上昇する。 - 特許庁

In the next second period, switches SW2 and SW3 are released and a voltage difference of the maximum peak value Vmax and a minimum peak value Vmin is held at a node C of a capacitor array 4.例文帳に追加

次の第２の期間では、スイッチＳＷ２、ＳＷ３も開放されて、前記最大ピーク値Vmaxと最小ピーク値Vminとの差電圧が容量列４のノードＣに保持される。 - 特許庁

In a power-on detection circuit, a first connection node at which a first divided voltage is generated is connected to a second power supply line during the activation of a power-down detection signal.例文帳に追加

パワーオン検出回路において第１分圧電圧が生成される第１接続ノードは、パワーダウン検出信号の活性化中に第２電源線に接続される。 - 特許庁

In the case that the output current of the voltage converting circuit CNV1 becomes larger than the current of the current source I1, the capacity C1 is charged and the connection node ND11 is pulled up.例文帳に追加

電圧変換回路ＣＮＶ１の出力電流が、電流源Ｉ１の電流よりも大きくなった場合、容量Ｃ１をチャージし、接続ノードＮＤ１１をプルアップする。 - 特許庁

For instance, a variable capacitor Cval attained by using a MOS transistor or the like is connected between a node N1 to which an antenna ANT is connected and a ground voltage GND.例文帳に追加

例えば、アンテナＡＮＴが接続されるノードＮ１と接地電圧ＧＮＤとの間に、ＭＯＳトランジスタ等を用いて実現される可変コンデンサＣｖａｌを設ける。 - 特許庁

When a power supply voltage VDD goes down, and the potential difference between the power supply potential VDD and a potential VA of a node A falls below a threshold VIP of a transistor 12a, the transistor 12a is turned off.例文帳に追加

電源電位Ｖ_DDが低下し、電源電位Ｖ_DDとノードＡの電位Ｖ_Aとの電位差が、トランジスタ１２ａのしきい値Ｖ_IPを下回ったとき、トランジスタ１２ａがオフする。 - 特許庁

A transistor N10 is connected between a tangent line node ND1 connected to a memory cell array MCA and a resistor R1 constituting a voltage detecting circuit VDC.例文帳に追加

メモリセルアレイＭＣＡに接続される接続ノードＮＤ１と、電圧検出回路ＶＤＣを構成する抵抗Ｒ１の相互間には、トランジスタＮ１０が接続されている。 - 特許庁

When data is written, polarization quantity of ternary or more is accumulated in one memory cell by varying voltage between a plate electrode of a memory cell capacitor and a storage node.例文帳に追加

データの書き込みの際に、メモリセルキャパシタのプレート電極とストレージノードの間の電圧を変えることにより、１メモリセルに３値以上の分極量を蓄積させる。 - 特許庁

When the voltage difference Vm rises higher than a prescribed threshold Vth, a transistor Q21 goes on and the abnormality detection SS of a high level is output from a node N15.例文帳に追加

電圧差Ｖｍが所定のしきい値Ｖｔｈよりも大きくなると、トランジスタＱ２１がオンし、ノードＮ１５からハイレベルの異常検出信号ＳＳが出力される。 - 特許庁

A diode 11 is connected between a power supply 41 and a connection node (potential 43) of resistances 12 and 13 and prescribed voltage is impressed on both ends of the diode 11.例文帳に追加

ダイオード１１は、電源４１と抵抗１２と抵抗１３との接続ノード（電位４３）との間に接続され、一定の電圧がダイオード１１の両端に印加される。 - 特許庁

The current of a sampling target which flows in a node N2 flows to a capacitor C1 via the switches SW1 and SW2, and a transistor M1 is conducted by a charging voltage thereof.例文帳に追加

ノードＮ２を流れるサンプリング対象の電流は、スイッチＳＷ１およびＳＷ２を経てキャパシタＣ１に流れ、この充電電圧によりトランジスタＭ１が導通する。 - 特許庁

When it becomes the writing period of luminance data and a scanning line SL is turned on, a data voltage Vdata corresponding to the luminance data applied to a data line DL is applied to the node A.例文帳に追加

輝度データの書込期間になり、走査線ＳＬがオンになると、データ線ＤＬに印加されている輝度データに応じたデータ電圧ＶｄａｔａがノードＡに加えられる。 - 特許庁

In the next second period, switches SW2 and SW3 are released and a voltage difference of the maximum peak value V max and a minimum peak value Vmin is held at a node C of a capacitor array 4.例文帳に追加

次の第２の期間では、スイッチＳＷ２、ＳＷ３も開放されて、前記最大ピーク値Vmaxと最小ピーク値Vminとの差電圧が容量列４のノードＣに保持される。 - 特許庁

A storage node voltage control circuit 20 is added to a memory cell 10 constituted of: two load transistors 1 and 2; two drive transistors 3 and 4; and two access transistors 5 and 6.例文帳に追加

２つの負荷トランジスタ１，２と、２つのドライブトランジスタ３，４と、２つのアクセストランジスタ５，６とで構成されたメモリセル１０に、記憶ノード電圧制御回路２０を付加する。 - 特許庁

The gates of the two TRs N1, N2 connected to the constant current source P11 of the bridge circuit 1 are used for bootstrap nodes F, and separation TRs N23, N26 are respectively connected, in between a control input node D applying switching control voltage to the bootstrap nodes and each bootstrap node corresponding to the node D.例文帳に追加

ブリッジ回路１の定電流源Ｐ１１と接続される側の２つのトランジスタＮ１，Ｎ２の各ゲートをブートストラップノードＦとし、これらブートストラップノードにそれぞれスイッチ切替用の制御電圧を印加する制御入力ノードＤとこれに対応する各ブートストラップノードとの間に、分離用トランジスタＮ２３，Ｎ２６がそれぞれ接続される。 - 特許庁

The secondary protection circuit releases the surge current to the power source system via a second node connected between the first node and the semiconductor integrated circuit in response to the trigger signal, whereby the surge voltage can be quickly suppressed near the semiconductor integrated circuit.例文帳に追加

二次保護回路がトリガ信号に応答して、第１ノードと前記半導体集積回路との間に接続された第２ノードを介してサージ電流を電源系統に逃がすことにより、半導体集積回路の近くでサージ電圧を速やかに抑制することができる。 - 特許庁