「voltage node」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

When the positive voltage charge pump 200 is deactivated, the decouple capacity CDEC1 is cut off from an output node Nout+ by the P-channel MOS transistor 108 before the potential of the output node Nout+ is lowered.例文帳に追加

正電圧チャージポンプ２００が非活性化される際に、出力ノードＮout+の電位が降下する前に、ＰチャネルＭＯＳトランジスタ１０８によってデカップル容量Ｃ_DEC1は出力ノードＮout+から切り離される。 - 特許庁

Then, by applying data voltage Vdata to a data line X which is coupled in capacitance to the node N1, data writing is conducted to capacitors C1 and C2 connected to the node N1 using the offset level as a reference.例文帳に追加

つぎに、ノードＮ1と容量結合したデータ線Ｘにデータ電圧Ｖdataを供給することにより、ノードＮ1に接続されたキャパシタＣ1，Ｃ2に対して、オフセットレベルを基準としたデータの書き込みを行う。 - 特許庁

The delay circuit suppresses variation of the output node of the inverter circuit corresponding to an odd-stage downstream inverter circuit until the voltage of the output node or the output signal of the downstream inverter circuit is inverted in logic.例文帳に追加

遅延回路において、出力ノードの電圧または奇数段下流のインバータ回路の出力信号が論理反転するまで、この対応のインバータ回路の出力ノードの変化を抑制する。 - 特許庁

Then, by applying data voltage Vdata to a data line X which is coupled in capacitance to the node N1, data writing is conducted to capacitors C1 and C2 connected to the node N1 using the offset level as a reference.例文帳に追加

つぎに、ノードＮ1と容量結合したデータ線Ｘにデータ電圧Ｖdataを供給することにより、ノードＮ1に接続されたキャパシタＣ1，Ｃ2に対して、オフセットレベルを基準としたデータの書き込みを行う。 - 特許庁

An MOS capacitor (6) is provided in an internal node (ND7) for sampling an input signal (IN) of a small amplitude, and signal voltage of the internal node is selectively boosted by a charge pump operation of the MOS capacitor.例文帳に追加

小振幅の入力信号（ＩＮ）がサンプリングされる内部ノード（ＮＤ７）にＭＯＳ容量（６）を設け、このＭＯＳ容量のチャージポンプ動作により、内部ノードの信号電圧を選択的に昇圧する。 - 特許庁

When the SRAM array 22 is in an active mode, the source voltage is supplied to a SRAM array lower supply node V_SS-ARRAY and a word line driver lower supply node V_SS-WL.例文帳に追加

ＳＲＡＭアレイ２２がアクティブ・モードであるとき、ＳＲＡＭアレイ・ロアー供給ノードＶ_ＳＳ−ＡＲＲＡＹに、及びワードライン・ドライバ・ロアー供給ノードＶ_ＳＳ−ＷＬに、ソース電圧が供給される。 - 特許庁

In each group, the other ends of the bit lines are electrically coupled via a short-circuit node Ns and a bit line driver BDVb is provided for driving the voltage of the short-circuit node Ns.例文帳に追加

各グループにおいて、各ビット線の他端側は、短絡ノードＮｓを介して電気的に結合されるとともに、短絡ノードＮｓの電圧を駆動するためのビット線ドライバＢＤＶｂが設けられる。 - 特許庁

When an AC adapter 3 is disconnected to stop power supply to a power node NP of a ROM writer 10A, an analog switch 30 controlled by voltage of the power node NP comes into an off-state.例文帳に追加

ＡＣアダプタ３が外されてＲＯＭ書込装置１０Ａの電源ノードＮＰへの電源供給が停止されると、この電源ノードＮＰの電圧で制御されるアナログスイッチ３０がオフ状態となる。 - 特許庁

Another control unit 100-500 makes the node of the control unit as the missing node and does not record it when the matter of the abnormality of the power source voltage is informed from the control unit in which communication is stopped.例文帳に追加

他の制御ユニット１００〜５００は、通信が途絶した制御ユニットから電源電圧異常の旨が通知されていた場合には、当該制御ユニットのノードをミッシングノードとして記録しない。 - 特許庁

Next, substituting the relation of the dependence of the information memory node voltage of the SER in the same information memory node area Sc for the first formula from the measurement result, a second formula is led (S3).例文帳に追加

そして、測定結果から同一情報記憶ノード面積ＳｃにおけるＳＥＲの情報記憶ノード電圧依存性の関係を第１の数式に代入して第２の数式を導出する（Ｓ３）。 - 特許庁

Since gates of the PMOSs 31, 33 are directly connected to the node N34 by a signal line, the rising time of the voltage of the node N34 is shortened, thereby reducing the consumed current of the whole output circuit.例文帳に追加

PMOS３１及び３３のゲートは、信号線により直接、ノードN34に接続されているので、ノードN34の電圧の立ち上がり時間が速くなり、出力回路全体の消費電流を減少できる。 - 特許庁

When a switch 1120 is turned on by a transmission signal EXE, charges are injected from an output node 1135 to the capacitor 1121, and control voltage VC on an output node 1135 is lowered.例文帳に追加

そして、伝達信号ＥＸＥによってスイッチ１１２０がオンされると、出力ノード１１３５からキャパシタ１１２１へ電荷が注入され、出力ノード１１３５上の制御電圧ＶＣが低下する。 - 特許庁

In the delay circuit, a transistor Qp1 is connected between a supply terminal of a power supply voltage VCC and a connecting node MON, and a transistor Qn1 and a transistor Qni1 are connected between the connecting node MON and a ground.例文帳に追加

トランジスタＱｐ１は電源電圧ＶＣＣの供給端子と接続ノードＭＯＮの間に接続され、接続ノードＭＯＮと接地間にトランジスタＱｎ１とトランジスタＱｎｉ１が接続される。 - 特許庁

Low reset noise is achieved by parametrically changing the voltage dependent capacitance of a charge detection node in such a manner that during reset the charge detection node capacitance is low while during sensing and integration cycles the charge detection node capacitance is high.例文帳に追加

低いリセットノイズは、電荷検出ノードの電圧依存キャパシタンスをパラメーター的に変化させることによって達成され、その結果、リセットされる間、電荷検出ノードキャパシタンスは低くなり、その代わりに、感知及び集積サイクルの間、電荷検出ノードキャパシタンスは高くなる。 - 特許庁

Low reset noise is achieved by parametrically changing the voltage dependent capacitance of the charge detection node in such a manner that during reset the charge detection node capacitance is low while during sensing and integration cycles the charge detection node capacitance is high.例文帳に追加

低いリセットノイズは、電荷検出ノードの電圧依存キャパシタンスをパラメーター的に変化させることによって達成され、その結果、リセットされる間、電荷検出ノードキャパシタンスは低くなり、その代わりに、感知及び集積サイクルの間、電荷検出ノードキャパシタンスは高くなる。 - 特許庁

The voltage V1 of a node N1 between the resistance R1 and the diode D1 is input into an operational amplifier 21 through a resistance R2 and voltage V2 of a node N2 between the resistance R1 and the counter electrode 3 is input into an operational amplifier 22 through a resistance R3.例文帳に追加

抵抗Ｒ１とダイオードＤ１との間のノードＮ１の電圧Ｖ１は抵抗Ｒ２を介してオペアンプ２１に入力され、抵抗Ｒ１と対向電極３との間のノードＮ２の電圧Ｖ２は抵抗Ｒ３を介してオペアンプ２２に入力される。 - 特許庁

The power source circuit 11 built in a liquid crystal panel 10 includes a first switch 12 for changing over the continuity between a voltage input point and a node P and a second switch 13 for changing over the continuity between a voltage output point and the node P.例文帳に追加

液晶パネル１０に内蔵された電源回路１１は、電圧入力点と節点Ｐとの間の導通状態を切り替える第１のスイッチ１２と、電圧出力点と節点Ｐとの間の導通状態を切り替える第２のスイッチ１３とを含む。 - 特許庁

To provide a tri-state CMOS output buffer that has an output node and a protection circuit for preventing an integrated circuit from being destroyed, when a bus voltage exceeds a power supply reference voltage.例文帳に追加

バス電圧が電源参照電圧を越えた時に、集積回路の破壊を防ぐ保護回路及び出力ノードを有する３状態ＣＭＯＳ出力バッファを提供する。 - 特許庁

In a reading operation, the gate of the selection transistor receives a read control voltage, and a desired voltage is generated in the connection node by resistance division between the selection transistor and the resistance variable element.例文帳に追加

読み出し動作時に、選択トランジスタのゲートは、読み出し制御電圧を受け、選択トランジスタと抵抗変化素子との抵抗分割により、接続ノードに所望の電圧が生成される。 - 特許庁

A load current generation part 11 included in the high-voltage circuit part 1 is constituted of serially connected PMOS transistors QP1 and QP2 between a high power supply voltage VP and the node N1.例文帳に追加

高電圧回路部１内の負荷電流発生部１１は高電源電圧ＶＰ，ノードＮ１間に直列接続されたＰＭＯＳトランジスタＱＰ１及びＱＰ２より構成される。 - 特許庁

A source follower transistor is installed in the gate voltage or the output node of the MOS transistor for discharge and therefore the temperature dependent property of output voltage can also be eliminated.例文帳に追加

また、放電用ＭＯＳトランジスタのゲート電圧または出力ノードにソースフォロワトランジスタを設けることにより、この出力電圧の温度依存性をもなくすことが可能となる。 - 特許庁

When the light-emitting efficiency of a light-emitting element 450 falls and its threshold voltages rise, the voltage of a node N2 also rises, and the voltage between gate and source of a transistor 430 rises.例文帳に追加

発光素子４５０の発光効率が低下しそのしきい値電圧が上昇するとノードＮ２の電圧も上昇し、トランジスタ４３０のゲート・ソース間電圧が上昇する。 - 特許庁

In the work (2), the convergency of simulation is secured by adding a dummy voltage source (temporary voltage source) to the floating node group detected in the work (1).例文帳に追加

次に、作業（２）は、浮きノード群の検出作業によって検出された浮きノード群にダミーの電圧源（仮電圧源）を付加することにより、シミュレーションにおける収束性を確保する。 - 特許庁

Between the first resistor 136 and the first output current source circuit 124, a first voltage reference output node N3 is disposed for generating a first reference voltage Vref1.例文帳に追加

第１の抵抗器１３６と第１の出力電流源回路１２４との間に、第１の基準電圧Ｖｒｅｆ１を生成する第１の電圧基準出力ノードＮ３が配置される。 - 特許庁

A negative power supply voltage VPP is outputted as an output signal Output in a short time by turning ON a transistor 8 in a short time with the voltage generated at the node (e).例文帳に追加

このノードｅに発生した電圧によって短時間でトランジスタ８をＯＮさせるとこにより、負電源電圧Ｖ_PPを短時間で出力信号Ｏｕｔｐｕｔとして出力させる。 - 特許庁

In each word line driver WDV, an output node NA is pre-charged to power source voltage Vcc before row selecting operation, and separated from the power source voltage Vcc at the time of row selecting operation.例文帳に追加

各ワード線ドライバＷＤＶにおいて、出力ノードＮＡは、行選択動作前に電源電圧Ｖｃｃへプリチャージされ、行選択動作時に電源電圧Ｖｃｃと切離される。 - 特許庁

NMOSes 24 and 23 connected in series to the node N20 and a ground potential GND, and a bias voltage VB is supplied to the gate of the NMOS 23 from a bias voltage generation part 10.例文帳に追加

ノードＮ２０と接地電位ＧＮＤにはＮＭＯＳ２４，２３が直列に接続され、ＮＭＯＳ２３のゲートにバイアス電圧生成部１０からバイアス電圧ＶＢが与えられる。 - 特許庁

When the potential of the input signal exceeds the potential level of a limit voltage, current is supplied to a resistor 1 and the potential level of a node N1 is controlled not to exceed the limit voltage.例文帳に追加

入力信号の電位がリミット電圧の電位レベルを超える場合には、抵抗１に電流を供給させてノードＮ１の電位レベルがリミット電圧を超えないように制御する。 - 特許庁

The class AB buffer amplifier has a comparator unit for comparing the input voltage with the output voltage on the output node, to generate the first and second signals from the comparison result.例文帳に追加

ＡＢ級バッファ増幅器は、入力電圧および出力ノードの出力電圧を比較し、その比較結果を第１および第２信号として発生させる比較部をさらに具備する。 - 特許庁

Consequently, reduction in the resistance values of the transistors 27, 28 accompanying rise in the power source voltage VDD can be suppressed, and reduction of amplitude ΔV of voltage 27 of the node 27 can be suppressed.例文帳に追加

したがって、電源電圧ＶＤＤの上昇に伴うトランジスタ２７，２８の抵抗値の低下を抑制でき、ノードＮ２７の電圧Ｖ２７の振幅ΔＶの低下を抑制できる。 - 特許庁

To handle a sudden increase in current consumed by peripheral circuits in a step-down power supply device which reduces external power voltage (VCC) supplied from the outside to internal power voltage (VDD) equal to reference voltage, and supplies the internal supply voltage (VDD) to a load (305) via a step-down voltage node.例文帳に追加

外部から供給される外部電源電圧（ＶＣＣ）を基準電圧に等しい内部電源電圧（ＶＤＤ）に降圧し、該内部電源電圧（ＶＤＤ）を降圧電圧ノードを介して負荷（３０５）に供給する降圧電源装置において、周辺回路の急激な消費電流の増加に対処する。 - 特許庁

The voltage converter is provided with a plurality of voltage converting units 12A-12C for changing voltage individually, an output node T4 to which the output of the plurality of voltage converting units 12A-12C are commonly connected, and a connection changing unit 19 for separating and linking the input of the plurality of voltage converting units 12A-12C.例文帳に追加

電圧変換装置は、各々が単独で電圧変換可能な複数の電圧変換部１２Ａ〜１２Ｃと、複数の電圧変換部１２Ａ〜１２Ｃの出力が共通に接続される出力ノードＴ４と、複数の電圧変換部１２Ａ〜１２Ｃの入力を分離および連結が可能な接続変更部１９とを備える。 - 特許庁

When the voltage VH at a power supply node is increased, a controller 30 carries out control so as to switch the respective control modes of first and second rotating electrical machines MG1, MG2 from rectangular wave voltage control mode to non-rectangular wave voltage control mode.例文帳に追加

制御装置３０は、電源ノードの電圧ＶＨが増大すると第１、第２の回転電機ＭＧ１，ＭＧ２の各々の制御モードを、矩形波電圧制御モードから非矩形波電圧制御モードに切換える制御を実行する。 - 特許庁

A buck switching type voltage regulator composed in the form of an integrated circuit (IC) receives an input voltage so as to generate a switch output voltage in a switch output node by using a fixed on-time/minimum off-time feedback control scheme.例文帳に追加

集積回路（ＩＣ）の形に構成したバックスイッチング型電圧調整器は入力電圧を受けて、固定オン時間・最小オフ時間饋還制御スキームを用いてスイッチ出力ノードにスイッチ出力電圧を生ずる。 - 特許庁

When the high potential power supply voltage HVDD exceeds a threshold voltage, a p-channel MOS transistor of the latch circuit 23 is turned on, and the high potential power supply voltage HVDD is applied through a connecting node PG to a gate terminal of a transistor P41.例文帳に追加

高電位電源電圧ＨＶＤＤがスレッショルド電圧を超えると、ラッチ回路２３のｐチャンネルＭＯＳトランジスタがオンして、接続ノードＰＧを介してトランジスタＰ４１のゲート端子に高電位電源電圧ＨＶＤＤを印加する。 - 特許庁

Voltage of a node N2 generated in circuit networks 24-26 by the control current IC is compared with the control voltage VC by the operational amplifier 22 and an NMOS 23 is controlled so that current according to the control voltage VC flows.例文帳に追加

演算増幅器２２で、制御電流ＩＣによって回路網２４〜２６で生ずるノードＮ２の電圧と制御電圧ＶＣとが比較され、この制御電圧ＶＣに応じた電流が流れるようにＮＭＯＳ２３が制御される。 - 特許庁

The CPU 33 calculates, when the power supply voltage Vcc is reduced, a set value corresponding to the power supply voltage Vcc, and determines the ON/OFF states of the switches 11-15 based on the voltage of the node Na and the calculated set value.例文帳に追加

ＣＰＵ３３は、電源電圧Ｖｃｃが低下した場合に、電源電圧Ｖｃｃに対応した設定値を算出し、ノードＮａの電圧と算出した設定値とに基づいて、スイッチ１１〜１５のオン／オフ状態を判断する。 - 特許庁

The internal voltage generation circuit 2 is also provided with a first switch 35, by which an output node for the second voltage can be brought into conduction to a predetermined potential, and a control circuit 17 setting the first switch in a turn-on condition for a predetermined time in response to turn-on of the first voltage.例文帳に追加

第２電圧の出力ノードを所定電位に導通可能にする第１スイッチ（１５）と、第１電圧の投入に応答して第１スイッチを所定期間オン状態にする制御回路（１７）とを有する。 - 特許庁

Namely, potential V3 of a node C between the transistors P3 and P11 becomes voltage which falls off by voltage Vgs1 between sources and rises for voltage Vgs2 between gate and source of the transistor P11.例文帳に追加

すなわち、トランジスタＰ３，Ｐ１１間のノードＣの電位Ｖ３は、第１入力信号ＩＰからトランジスタＮ１２のゲート・ソース間電圧Ｖｇｓ１分低下し、トランジスタＰ１１のゲート・ソース間電圧Ｖｇｓ２分上昇した電圧になる。 - 特許庁

Voltage equal to power supply voltage VDD is applied to both terminals of the composite capacitor 5, where the dielectric capacitors 17, 19 are connected in series, and voltage at a node 5a is detected to restore data.例文帳に追加

強誘電体コンデンサ１７，１９を直列に接続した合成コンデンサ５の両端に電源電圧ＶＤＤに等しい電圧を印加し、このとき接続ノード５ａに生ずる電圧を検出してデータを復元するようにしている。 - 特許庁

A constant voltage generating circuit 30 is constituted of a Wilkinson type current mirror circuit, a node N 32 on this negative feedback loop is used for a voltage source outputting a constant voltage S32 and connected to a bias supply line 35.例文帳に追加

定電圧生成回路３０をウイルソン型カレントミラー回路で構成し、この負帰還ループ上のノードＮ３２を、定電圧Ｓ３２を出力する電圧源として使用し、このノードＮ３２をバイアス供給配線３５に接続している。 - 特許庁

The regulating equipment has a linear amplifier 14 that operates so as to receive the reference signal Vref, and supplying electric currents to the output node Vo can be carried out, if the reference signal Vref shows that the current voltage level at the output node Vo is lower than the desired voltage level at the output node Vo.例文帳に追加

前記調整装置は、前記基準信号Ｖｒｅｆを受け取るように動作する線形増幅器１４を有し、前記出力ノードＶｏにおける現在の電圧レベルが前記出力ノードＶｏにおける所望の電圧レベルよりも低いことを基準信号Ｖｒｅｆが示す場合に、前記出力ノードＶｏに電流を供給可能である。 - 特許庁

This semiconductor integrated circuit is provided with an electrically programmable fuse element 11 arranged between a voltage node for a program and a latch node, a latch circuit 15 for latching the voltage of the latch node and a current source 16 for controlling the scale of the operating currents of the latch circuit, and for deciding whether or not the fuse element has been already programmed.例文帳に追加

半導体集積回路は、プログラム用電圧ノードとラッチノードとの間に設けられた電気的にプログラム可能なヒューズ素子１１と、前記ラッチノードの電圧をラッチするラッチ回路１５と、前記ラッチ回路の動作電流の大きさを制御して、前記ヒューズ素子がプログラム済みか否かを判定する抵抗判別値を制御する電流源１６とを具備する。 - 特許庁

The buck switching regulator includes an amplifier comparing a feedback voltage to a reference voltage and generating an output voltage on an output terminal, a first capacitor and a first resistor connected in series between the switch output node and the output terminal of the amplifier, and a second capacitor coupled between the DC output voltage node and the output terminal of the amplifier.例文帳に追加

このバックスイッチング型電圧調整器は、饋還電圧を基準電圧を比較して出力端子に出力電圧を生ずる増幅器と、上記スイッチ出力ノードと上記増幅器の出力端子との間に直列接続で挿入した第１のキャパシタおよび第１の抵抗器と、ＤＣ出力電圧ノード・増幅器出力端子間に接続した第２のキャパシタとを含む。 - 特許庁

Inverters 9-11 and NAND 12-14 activate selectively P channel MOS transistors 15-17 in accordance with levels of plural voltages, a voltage dropping means 40 supplies a current in accordance with a level of the external power source voltage VCC to a power source node 18 from a VCC power source node, and drops the external power source voltage to the level the internal power source voltage VCCS1.例文帳に追加

そして、インバータ９〜１１、およびＮＡＮＤ１２〜１４は、複数の電圧のレベルに応じてＰチャネルＭＯＳトランジスタ１５〜１７を選択的に活性化し、降圧手段４０は、外部電源電圧ＶＣＣのレベルに応じた電流をＶＣＣ電源ノードから電源ノード１８へ供給して外部電源電圧ＶＣＣを内部電源電圧ＶＣＣＳ１に降圧する。 - 特許庁