「voltage node」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The pull-low unit determines whether or not the voltage at the first node is pulled down according to the control signal.例文帳に追加

プルロウユニットが制御信号に従って第１ノードの電圧を引き下げるか否かを決定する。 - 特許庁

As a result, voltage at a node (e) is maintained, and the amplitude and the duty factor of the output signal can be ensured.例文帳に追加

この結果、ノードｅの電圧は維持され、出力信号の振幅及びＤＵＴＹが確保される。 - 特許庁

A second driver connects electrically a second shared node to the other side of first and second voltage.例文帳に追加

第２のドライバは、第２の共有ノードと第１および第２の電圧の他方とを電気的に接続する。 - 特許庁

The switch presents a function for forming the first node as the first voltage level under control of the input signal.例文帳に追加

スイッチは、入力信号の制御下に第１ノードを第１電圧レベルとして形成する機能を果たす。 - 特許庁

When the switch SW3 is closed, a bias voltage from the series connection point is transferred to a node N and capacitors C_1 and C_2 are charged to this voltage.例文帳に追加

スイッチＳＷ３を閉じると直列接点からのバイアス電圧はノードＮに伝達され、コンデンサＣ１，Ｃ２はこの電圧まで充電する。 - 特許庁

Thus, the connection node can be set to the first voltage or the second voltage in response to the logic held in the memory cell during reading operation.例文帳に追加

これにより、読み出し動作において、メモリセルに保持されている論理に応じて、接続ノードを第１電圧または第２電圧に設定できる。 - 特許庁

Thus, the PMOSFET Q2P is turned on, and the output voltage V_O equal to the input voltage V_I is outputted to an output node N4.例文帳に追加

従って、ＰＭＯＳＦＥＴＱ２Ｐがオンするとともに、入力電圧Ｖ_Iに等しい出力電圧Ｖ_Oが出力ノードＮ４に出力される。 - 特許庁

A voltage-to-ground detector 30 impresses a pulse voltage of a prescribed frequency on the other end of a coupling capacitor C1 via an input/output node.例文帳に追加

対地電圧検出器３０は、入出力ノードを介してカップリングコンデンサＣ１の他方端に所定周波数のパルス電圧を印加する。 - 特許庁

A sense amplifier determines a logic held in the real memory cell according to a voltage of the real read line varied with a voltage generated in the connection node.例文帳に追加

センスアンプは、接続ノードの電圧により変化するリアル読み出し線の電圧に応じてリアルメモリセルに保持されている論理を判定する。 - 特許庁

The differential circuit 8 detects a change in the voltage Vk of a node N4 based on a temporal variation of the capacitor C1 to set an output voltage V0.例文帳に追加

微分回路８は、コンデンサＣ１の時間変動に基づくノードＮ４の電圧Ｖｋの変動を検出して出力電圧Ｖ０とする。 - 特許庁

In the high voltage generating circuit, a node is discharged at a high voltage in which charge pumping is performed by pumping and precharging through a plurality of pumping step.例文帳に追加

複数のポンプ段を通じてポンピング及びプリチャージングによりチャージポンピングされたノードが高電圧にディスチャージされる高電圧発生回路。 - 特許庁

Each conditional discharge path is operable, during an evaluate phase, to conditionally couple the precharge node to a voltage different from the precharge voltage.例文帳に追加

条件付放電通路は、評価相の間、プリチャージノードをプリチャージ電圧とは異なる電圧に条件付で結合するよう動作可能である。 - 特許庁

If a surge voltage of a protective polar common mode is impressed to communication lines L1, L2, the surge voltage enters a node N1 via diodes 4, 5.例文帳に追加

通信線Ｌ１，Ｌ２に正極性のコモンモードのサージ電圧が印加されると、ダイオード４，５を通してノードＮ１にサージ電圧が侵入する。 - 特許庁

The voltage boosting circuit is connected between a high voltage reference or supply voltage and a low voltage reference, and includes a current source, such as a MOS transistor, connected to the input node of a capacitor.例文帳に追加

電圧ブースト回路は高電圧基準又は供給電圧と低電圧基準との間に接続されており、且つキャパシタの入力ノードへ接続しているＭＯＳトランジスタのような電流源を包含している。 - 特許庁

Meanwhile, when the voltage level of the power source VDDcel for an input-output cell is at low voltage, the voltage level of the node N11 in the resistance divider circuit 50 becomes lower (L level) than the threshold voltage of the inverter circuit 60.例文帳に追加

一方、入出力セル用電源ＶＤＤｃｅｌの電圧レベルが低電圧のとき、抵抗分割回路５０におけるノードＮ１１の電圧レベルは、インバータ回路６０のスレショルド電圧より低く（Ｌレベル）なる。 - 特許庁

When the voltage level of the power source VDDcel for an input-output cell is at high voltage, the voltage level of a node N11 in a resistance divider circuit 50 becomes higher (H level) than the threshold voltage of an inverter circuit 60.例文帳に追加

入出力セル用電源ＶＤＤｃｅｌの電圧レベルが高電圧のとき、抵抗分割回路５０におけるノードＮ１１の電圧レベルは、インバータ回路６０のスレショルド電圧より高く（Ｈレベル）なる。 - 特許庁

To stably generate voltage for pre-charging a bit line and voltage of a cell plate node of a cell capacitor, even when power source voltage is low, in a semiconductor integrated circuit for generating the prescribed output voltage.例文帳に追加

所定の出力電圧を生成するための半導体集積回路に関し、電源電圧が低い場合でも、ビット線プリチャージ用の電圧やセルキャパシタのセルプレートノードの電圧を安定に生成することを目的とする。 - 特許庁

The third switch circuit includes a third transistor Q15 with high breakdown voltage while the current path is connected between a third voltage terminal to which a third voltage lower than the first voltage is applied and the first node.例文帳に追加

第３のスイッチ回路は、第１の電圧よりも低い第３の電圧が印加される第３の電圧端子と第１のノードの間に電流通路が接続される第３の高耐圧トランジスタＱ１５を含む。 - 特許庁

When a node N2 changes from a high level to a low level, a p-type MOS transistor Qp8 becomes an opening state, and a connection between the node N2 and a node N2 is disconnected, which leads to a high impedance between the node N4 and a supply line of power source voltage VDDH.例文帳に追加

ノードＮ２がハイレベルからローレベルへ変化する際に、ｐ型ＭＯＳトランジスタＱｐ８が開放状態になってノードＮ２とノードＮ４との接続が切り離され、ノードＮ４と電源電圧ＶＤＤＨの供給線との間のインピーダンスが高くなる。 - 特許庁

An operational amplifier AMP1 is under feedback control so as to receive the same voltage at a positive input section and a negative input section, and a circuit node fbck has the same voltage as a reference voltage VREFI.例文帳に追加

オペアンプＡＭＰ１は、正入力部と負入力部が等しい電圧となるようフィードバックがかかり、回路ノードｆｂｃｋは、参照電圧ＶＲＥＦＩに等しい電圧となる。 - 特許庁

A solid-state image sensor 100 includes a voltage controller 130 which controls the voltage of the charge-voltage conversion node 104 of each pixel 101 via the control switch 106 of the pixel 101.例文帳に追加

固体撮像装置１００は、各画素１０１の制御スイッチ１０６を通して各画素１０１の電荷電圧変換ノード１０４の電圧を制御する電圧制御部１３０を備える。 - 特許庁

On the contrary, when a voltage which is lower than a voltage V23 is applied to the node N3 by the voltage generation circuit 3, the transistors Qb6, Qa6 are switched on together, and the transistors Qa5, Qb7 are switched off together.例文帳に追加

逆に、電圧発生回路３がノードＮ３に電圧Ｖ２３以下の電圧を与えると、トランジスタＱｂ６、Ｑａ６は共にオンしトランジスタＱａ５、Ｑｂ７が共にオフする。 - 特許庁

Breakdown voltage reduction circuits 52 and 53 are provided between the output voltage line 38 of the charge pump circuit and a differential amplifying circuit 44 and between the output voltage line 38 and the output node 50.例文帳に追加

チャージポンプ回路の出力電圧線（３８）と差動増幅回路（４４）の間および出力電圧線（３８）と出力ノード（５０）の間に、耐圧緩和回路（５２，５３）を設ける。 - 特許庁

The switch is configured to provide a high impedance path when the second node voltage is within a range of a second supply voltage which is less than the first supply voltage.例文帳に追加

このスイッチは、第二のノード電圧が第一の供給電圧よりも低い第二の供給電圧範囲内にある場合に高インピーダンス経路を提供するように構成されている。 - 特許庁

When the drive voltage Vi is smaller than the reference voltage ViL, a PMOS 61 is turned on to raise the drive voltage Vi of the node N6, and the constant current circuit 20N is inactivated.例文帳に追加

駆動電圧Ｖｉ＜基準電圧ＶｉＬのときは、ＰＭＯＳ６１がオンとなってノードＮ６の駆動電圧Ｖｉを引き上げると共に、定電流回路２０Ｎの動作が停止する。 - 特許庁

During the writing to the E-FUSE element 101, a comparison portion 318 compares a voltage at a node FOC with a reference voltage VROP output from a reference voltage generating circuit 306.例文帳に追加

Ｅ−ＦＵＳＥ素子１０１に対する書込み時に、比較部３１８は、ノードＦＯＣの電圧と基準電圧生成回路３０６が出力する基準電圧ＶＲＯＰとを比較する。 - 特許庁

Since voltage higher than the drain voltage is always supplied to the gate of the first transistor, the rise of a first voltage generated at a first node of resistance-divided state becomes slower compared to the conventional one.例文帳に追加

第１トランジスタのゲートには、ドレイン電圧より高い電圧が常に供給されため、抵抗分割された第１ノードに発生する第１電圧の上昇は、従来より緩やかになる。 - 特許庁

The semiconductor integrated circuit 30 is basically provided with a comparing part 31 for comparing a prescribed voltage with a reference voltage, an internal voltage generation part 32 for generating the internal voltage based on an output from the comparing part 31, and a resistance division part 38 for dividing an internal voltage node 37 into the prescribed voltage by resistance division.例文帳に追加

所定電圧を基準電圧と比較する比較部３１と、この比較部３１の出力に基づき内部電圧を生成する内部電圧生成部３２と、内部電圧ノード３７を抵抗分割により前記所定電圧に分圧する抵抗分割部３８と、を基本的に備えている。 - 特許庁

When the input voltage VI exceeds a power source voltage VCC to get higher than a prescribed voltage set by the threshold voltage VT, a voltage of a node NA is increased suddenly from a grounding voltage GND, and an output siganl VO of an output part 20 changes from a level 'L' to a level 'H'.例文帳に追加

入力電圧ＶＩが電源電圧ＶＣＣを越え、閾値電圧ＶＴ等で設定された所定の電圧よりも高くなると、ノードＮＡの電圧は接地電圧ＧＮＤから急激の上昇し、出力部２０の出力信号ＶＯはレベル“Ｌ”から“Ｈ”に変化する。 - 特許庁

At the time of lowering the output node OUT till the negative voltage ϕL, since the node OUT is short- circuited once, the electric charge stored in the parasitic capacity of the node OUT can be quickly drawn out to the grounding terminal.例文帳に追加

出力ノードOUTを負電圧φLにまで下げる際、いったん出力ノードOUTを接地端子と短絡するため、出力ノードOUTの寄生容量に蓄積された電荷を迅速に接地端子に引き出すことができる。 - 特許庁

An AS section 4 reduces an impedance of the power node N1 in a fixed voltage power mode in which the power supply section 2 supplies the power to the power node N1 but the power supply section 3 does not supply the power to the power node N1.例文帳に追加

ＡＳ部４は、電源部２が電力ノードＮ１に電力を供給し、電源部３が電力ノードＮ１に電力を供給しない固定電圧電力モードにおいて、電力ノードＮ１のインピーダンスを下げる。 - 特許庁

The pad-to-pad voltage when a static discharge current is applied to the pads is calculated by calculating the node potential of the resistance node and connection node when the static discharge current is applied to the pads for each pad.例文帳に追加

パッド間毎にパッド間に静電放電電流を流した場合の抵抗間ノードと接続ノードのノード電位を算出することにより、パッド間に静電放電電流を流した場合のパッド間電圧を算出する。 - 特許庁

When an abnormal voltage such as the ESD surge is applied to an input pad 1, an NMOS 12A1 for gate protection diode-connected between a node N11 and a node N12 breaks down first, and the potential at the node N12 rises.例文帳に追加

入力パッド１にＥＳＤサージ等の異常電圧が印加されると、ノードＮ１１とノードＮ１２の間にダイオード接続されたゲート保護用のＮＭＯＳ１２Ａ１が先にブレークダウンし、ノードＮ１２の電位が上昇する。 - 特許庁

One end of a constant current circuit is connected to a second node which is a source of third and fourth transistors and the other end of the constant current circuit is connected to a second power node that supplies a second voltage different from a first voltage.例文帳に追加

定電流源回路は、一端が第３及び第４トランジスタのソースである第２ノードに接続され、他端が前記第１電圧とは異なる第２電圧を供給する第２電源ノードに接続される。 - 特許庁

The controller controls the plurality of voltage converters so that each power node of the plurality of DC power sources is connected to the common power node, after having reduced the power voltage difference of the plurality of DC power sources.例文帳に追加

制御装置は、複数の直流電源の電源電圧の差を減少させた後に複数の直流電源の各電源ノードが共通電源ノードに接続されるように複数の電圧変換部を制御する。 - 特許庁

The differential amplifier circuit 11 and an output circuit 20, if a feedback loop is formed as the switch element S1 is turned on, operate so that the voltage of the output node No will match the voltage of the input node Ni.例文帳に追加

差動増幅回路１１および出力回路２０は、スイッチ素子Ｓ１のオンによって帰還ループが形成されると、出力ノードＮｏの電圧を入力ノードＮｉの電圧を一致させるように動作する。 - 特許庁

A comparator 20 compares a voltage level transmitted to the node 1 with the voltage level of a node N2 connected to a thermistor element line 7 and outputs the result of comparison to a heater control part 400 as a detection signal DTA.例文帳に追加

コンパレータ２０は、ノードＮ１に伝達された電圧レベルと、サーミスタ素子線７と接続されるノードＮ２の電圧レベルとを比較して比較結果を検知信号ＤＴＡとしてヒータ制御部４００に出力する。 - 特許庁

A node within the circuit is held at a first voltage when the current mirror is off to permit the node voltage to quickly reach a necessary value when the current mirror circuit is turned on.例文帳に追加

電流ミラーがオフであるときに回路の中のノードが第１の電圧に保たれ、それにより、電流ミラー回路がオンに切り換えられるとノード電圧が迅速に必要な電圧に到達することを可能にする。 - 特許庁

Further, since the impedance of a p-type MOS transistor MP 11 is changed from an ON state into an OFF state attended with an increase in a voltage at a node N2, the trailing speed of the voltage at the output node Nout is accelerated.例文帳に追加

さらに、ノードＮ２の電圧上昇に伴ってｐ型ＭＯＳトランジスタＭＰ１１のインピーダンスがオン状態からオフ状態へ変化するため、出力ノードＮｏｕｔの電圧の立下り速度が加速される。 - 特許庁

The pull-down circuit which is electrically coupled to the input node Q_n, supplies a first voltage to either the input node Q_n or the output end of the pull-up circuit.例文帳に追加

プルダウン回路は、入力節点Ｑ_ｎに電気的に接続され、第１電圧を入力節点Ｑ_ｎとプルアップ回路の出力端のいずれかに提供する。 - 特許庁

By turning on the switch SW3 in the standby mode, the charges of the node N1 are discharged to the node N0 and power consumption of the power supply voltage Vcc is reduced.例文帳に追加

スタンバイモードにおいてスイッチＳＷ３がオンするに伴い、ノードＮ１の充電電荷がノードＮ０に放電され、電源電圧Ｖｃｃの消費電力が低減される。 - 特許庁

The control node Nc (Nd) is provided with a charging time adjustment circuit 51 (52) to make a time requiring to charge the control node Nc (Nd) constant independent of the operating voltage.例文帳に追加

制御ノードＮｃ，Ｎｄには、充電時間調整回路５１，５２がさらに設けられ、動作電圧にかかわらず制御ノードＮｃ，Ｎｄの充電所要時間を一定とする。 - 特許庁

A comparator 30 includes transistors(TRs), each source and each drain of which are connected in series between a line of a power supply voltage VDD and an output node and each gate of which is connected to an input node.例文帳に追加

比較器３０は、ソースおよびドレインを介して電源電圧Ｖ_DDと出力ノードとの間に直列に接続され、入力ノードにゲートを接続されたトランジスタを含む。 - 特許庁

The connection control circuit (23) connects the first output node (27) to the second output node (28) when the second intermediate voltage generating circuit (22) stops its operation.例文帳に追加

接続制御回路（２３）は、第２中間電圧生成回路（２２）が動作を停止しているときに、第１出力ノード（２７）と第２出力ノード（２８）とを接続する。 - 特許庁

The latching unit pre-charges a first and a second node in response to a clock signal and controls the voltage levels of the first and the second node in response to a detection result obtained from the sensing unit.例文帳に追加

ラッチ部は、クロック信号に応答して第１及び第２ノードをプリチャージし、センシング部の検知結果に応答して第１及び第２ノードの電圧レベルを制御する。 - 特許庁