「voltage node」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

If voltage between the gate and source of an n type MOS transistor 50 gets smaller than the voltage of a voltage source 71 due to voltage reduction of the node N34, a comparator 72 is also inverted to a high level.例文帳に追加

また、ノードＮ３４の電圧低下によってｎ型ＭＯＳトランジスタ５０のゲート−ソース間電圧が電圧源７１の電圧より小さくなると、コンパレータ７２もハイレベルに反転する。 - 特許庁

At this time, a holding voltage of a first capacity 1 is added with a holding voltage of a second capacity 2 in the capacitor array 4, and a voltage of a node B is output as a reference voltage Vref.例文帳に追加

この時、第１の容量１の保持電圧に容量列４の第２の容量２の保持電圧が加算されて、ノードＢの電圧がレファレンス電圧Ｖｒｅｆとして出力される。 - 特許庁

Therefore, the AC power supply voltage appearing on the node N11, which stops the power-supply circuit 20, is set to a low voltage to prevent the power-supply circuit 20 from stopping due to the voltage drop of the AC power-supply voltage.例文帳に追加

電源回路２０を停止するノードＮ１上の電源電圧が低く設定され、電源電圧の電圧降下で電源回路２０が停止されることが防止される。 - 特許庁

At this time, a holding voltage of a second capacitor 2 in the capacitor array 4 is added to a holding voltage of a first capacitor 1, and a voltage of a node B is outputted as a reference voltage Vref.例文帳に追加

この時、第１の容量１の保持電圧に容量列４の第２の容量２の保持電圧が加算されて、ノードＢの電圧がレファレンス電圧Ｖｒｅｆとして出力される。 - 特許庁

The control signal SET rises to an H level and diode-connects the first transistor QM at periods capable of maintaining a voltage at a node N5 at the voltage VDDA, to bring a voltage at a node N2 to a threshold voltage Vth of the first transistor QM and bring the supply voltage VDDA to Vth+Vc (Vc is a constant voltage).例文帳に追加

ノードＮ５の電圧が電圧ＶＤＤＡを維持出来る周期で制御信号ＳＥＴがＨレベルに立ち上がり、第１トランジスタＱＭはダイオード接続され、ノードＮ２の電圧は第１トランジスタＱＭの閾値電圧Ｖｔｈになり、電源電圧ＶＤＤＡはＶｔｈ＋Ｖｃ（Ｖｃは定電圧）となる。 - 特許庁

A nonvolatile memory device disclosed here is connected between a 1st voltage and a control node, and includes; a 1st transistor controlled by a 2nd voltage; a 2nd transistor connected between the 1st voltage and the control node and controlled by a 3rd voltage; and a word line driver which drives a word line responding to the voltage of the control node.例文帳に追加

ここに開示される不揮発性メモリ装置は、第１電圧と制御ノードとの間に連結され、第２電圧によって制御される第１トランジスタと、第１電圧と制御ノードとの間に連結され、第３電圧によって制御される第２トランジスタと、制御ノードの電圧に応答してワードラインを駆動するワードラインドライバとを含む。 - 特許庁

A second pull-up circuit 15 is connected between the first terminal 16 and the first node N1, and pulls up the first node voltage Vn1 by electrical conduction when the control signal Vc is low and the second node voltage Vn2 is high.例文帳に追加

第２プルアップ回路１５は、第１端子１６と第１ノードＮ１の間に接続され、制御信号ＶｃがＬｏｗで且つ第２ノード電圧Ｖｎ２がＨｉｇｈのときに導通して第１ノード電圧Ｖｎ１を引き上げる。 - 特許庁

Any one of drive transistors TA0 to TA2 turns ON, current is pulled to the ground node from a node N1 and voltage level of the node N1 changes to low level from high level.例文帳に追加

駆動トランジスタＴＡ０〜ＴＡ２のいずれか１つがオン状態になると、ノードＮ１から接地ノードに電流が引き込まれ、ノードＮ１の電圧レベルがハイレベルからローレベルになる。 - 特許庁

The transistor T23 set to the same threshold voltage as input transistors T11, T12 becomes inverted in accordance with a voltage at the ground GND and a voltage at a node N21 to stabilize a control voltage VCM (voltage at node N21) supplied to a comparison section 11 at a voltage lower than the ground GND by the threshold voltage of the transistor T23.例文帳に追加

入力トランジスタＴ１１，Ｔ１２のしきい値電圧と等しく設定されたトランジスタＴ２３は、グランドＧＮＤの電圧とノードＮ２１の電圧に応じて反転状態となり、比較部１１に供給する制御電圧ＶＣＭ（ノードＮ２１の電圧）をグランドＧＮＤからトランジスタＴ２３のしきい値電圧低い電圧に安定させる。 - 特許庁

At the time of changing the counter electrode voltage, the counter electrode voltage output node and the first capacitive element connection node are once electrically connected by the switch for accumlating counter electrode charges and thereafter, the counter electrode voltage is supplied to the counter electrode voltage output node.例文帳に追加

前記対向電極電圧を変化させる際に、前記対向電極電荷蓄積用スイッチにより前記対向電極電圧出力ノードと前記第１の容量素子接続ノードとを一旦電気的に接続した後に、前記対向電極電圧出力ノードに前記対向電極電圧を供給する。 - 特許庁

In a high voltage control circuit (HVIC), a high-breakdown-voltage diode D3 is provided between a common ground node (COM) and a virtual ground node (VS) by using a common substrate region.例文帳に追加

共通接地ノード（ＣＯＭ）と仮想接地ノード（ＶＳ）の間に高耐圧ダイオードＤ３を高電圧制御回路（ＨＶＩＣ）内部に共通の基板領域を利用して設ける。 - 特許庁

A first magnetic tunnel junction element arranged between a first voltage line and a connection node includes: a pegged layer that is connected to the connection node; and a free layer that is connected to the first voltage line.例文帳に追加

第１磁気トンネル接合素子は、第１電圧線と接続ノードとの間に配置され、固定層が接続ノードに接続され、フリー層が第１電圧線に接続されている。 - 特許庁

The source of a P-channel transistor M3 is connected to the node of a supply voltage Vdd, and the drain is connected to the node for outputting the voltage Vout, with the gate being connected to the drain of the transistor M1.例文帳に追加

ＰチャネルトランジスタＭ３のソースは電源電圧Ｖddのノードに、ドレインは電圧Ｖoutを出力するためのノードにそれぞれ接続され、ゲートはトランジスタＭ１のドレインに接続されている。 - 特許庁

A power supply section 3 supplies a power of a variable voltage to the power node N1 on the basis of an envelope signal based on an envelope of the input signal and of the voltage at the power node N1.例文帳に追加

電源部３は、入力信号のエンベロープに基づくエンベロープ信号と、電力ノードＮ１の電圧とに基づいて、電力ノードＮ１に可変電圧の電力を供給する。 - 特許庁

Further, the data storage circuit includes a data output 19' giving an output voltage in response to the intermediate voltage at the node and data holding circuits coupled between the node and data output.例文帳に追加

データ記憶回路は又、節点の中間電圧に応答して出力電圧を与えるデータ出力（１９'）と節点とデータ出力との間に結合されたデータ保持回路とを含む。 - 特許庁

A differential amplifier circuit 54 controls the first current source 55 and the second current source 56 to match a divided voltage at a node N31 and a divided voltage at a node N32.例文帳に追加

差動増幅回路５４は、ノードＮ３１における分圧電圧と、ノードＮ３２における分圧電圧とを一致させるように、第１の電流源５５と第２の電流源５６を制御する。 - 特許庁

The resistance part 106 generates a potential of an interpolation gradation voltage generation node among the plurality of nodes as an interpolation gradation voltage.例文帳に追加

また、抵抗部１０６は、複数のノードのうち補間階調電圧生成ノードの電位を補間階調電圧として生成する。 - 特許庁

The stop circuit 13 charges an output node OUT to slightly lower voltage than voltage at the time of the operation mode and the standby mode.例文帳に追加

休止回路１３は出力ノードＯＵＴを動作モードや待機モード時の電圧より若干低い電圧に充電する。 - 特許庁

The voltage of a node N2(a) connected to the gate of the driving transistor T11a is held by a voltage holding capacitor C2a.例文帳に追加

駆動トランジスタＴ１１ａのゲートと接続されたノードＮ２（ａ）の電圧は、電圧保持キャパシタＣ２ａによって保持される。 - 特許庁

A start-up circuit 132 is provided to initially set the voltage of the connection node A of a sense amplifier 131 to a predetermined voltage.例文帳に追加

センスアンプ１３１の接続ノードＡの電圧を所定電圧に初期設定するためのスタートアップ回路１３２を設けた。 - 特許庁

A current control circuit (3) compares a reference voltage with the voltage of an output node (6) and controls a semiconductor switching element (2).例文帳に追加

電流制御回路（３）は、参照電圧と出力ノード（６）の電圧を比較し、半導体スイッチング素子（２）を制御する。 - 特許庁

The voltage of the node N4 is applied to a voltage control part 30, and a control voltage VC in accordance with the difference from a source voltage of a PMOS 33 is generated to control an output voltage VOUT of the step-up part 40.例文帳に追加

ノードＮ４の電圧は電圧制御部３０に与えられ、ＰＭＯＳ３３のソース電圧との差に応じた制御電圧ＶＣが生成され、昇圧部４０の出力電圧ＶＯＵＴを制御する。 - 特許庁

A data line voltage in accordance with stored data of the selection memory cell is transmitted to the node N1 by the switch circuit 110, a data line voltage when the selection memory cell stores '1' data is transmitted to the node N2, and a data line voltage when the selection memory cell stores '0' data is transmitted to the node N3.例文帳に追加

スイッチ回路１１０によって、ノードＮ１へは、選択メモリセルの記憶データに応じたデータ線電圧が伝達され、ノードＮ２へは、選択メモリセルが“１”データを記憶したときのデータ線電圧が伝達され、ノードＮ３へは、選択メモリセルが“０”データを記憶したときのデータ線電圧が伝達される。 - 特許庁

The TR 4 carries more current so that the node (d) becomes at a high level and a high level signal (power supply voltage Vcc) receiving level conversion is outputted to the node (f).例文帳に追加

トランジスタ４はよりＯＮしてノードｄがハイレベルになり、ノードｆにレベル変換されたハイレベル（電源電圧Ｖ_CC）の信号が出力される。 - 特許庁

A node N11 of a detecting circuit 56 is connected to a node N6 receiving a voltage Va of a recovery capacitor of a scanning electrode driving circuit 53.例文帳に追加

検出回路５６のノードＮ１１は、走査電極駆動回路５３の回収コンデンサの電圧Ｖａを受けるノードＮ６に接続される。 - 特許庁

A proper voltage range on the high voltage side is computed based on the width of voltage drop at the node and the reference tap voltage, and it is determined whether the delivery voltage is within the proper voltage range and the result of the determination is recorded (S206).例文帳に追加

当該ノードの電圧降下幅及び当該基準タップ電圧に基づいて、高圧側の適正電圧範囲を計算し、当該送出し電圧が適正電圧範囲に含まれるか否かを判定し、判定結果を記録する（Ｓ２０６）。 - 特許庁

Assuming that the voltage to be applied to both ends to the sensor circuit 310 is a first voltage and the voltage of the node Q is a second voltage, the light detector 300 detects the intensity of target light in accordance with a difference current obtained when the second voltage takes on a predetermined reference voltage value.例文帳に追加

センサ回路３１０の両端に印加される電圧を第１電圧とし、ノードＱの電圧を第２電圧としたとき、第２電圧が所定の基準電圧値になったときの差分電流に基づいて対象光の強度を検出する。 - 特許庁

In the first switch circuit SW2, a current path is connected between a first voltage terminal to which a first voltage Vcc is applied and the first node Na, and a first transistor Q11 with high breakdown voltage is included for discharging an electric charge of the first node to the first voltage terminal.例文帳に追加

第１のスイッチ回路ＳＷ２は、第１の電圧Ｖｃｃが印加される第１の電圧端子と第１のノードＮａ間に電流通路が接続され、第１のノードの電荷を第１の電圧端子に放電する第１の高耐圧トランジスタＱ１１を含む。 - 特許庁

Meanwhile, when any one of drive transistors TB0 to TB2 turns ON, current is pulled to the ground node from the node N2, current flows into the node N1 from the power supply node with a current mirror circuit 101, and voltage level of the node N1 changes to high level from low level.例文帳に追加

一方、駆動トランジスタＴＢ０〜ＴＢ２のいずれか１つがオン状態になると、ノードＮ２から接地ノードに電流が引き込まれ、カレントミラー回路１０１によって電源ノードからノードＮ１に電流が供給され、ノードＮ１の電圧レベルがローレベルからハイレベルになる。 - 特許庁

A voltage regulator includes an output node, and first and second regulator circuits.例文帳に追加

本発明の電圧調整器は出力ノードと第一及び第二調整器回路とを包含している。 - 特許庁

At the time, a potential of the node A becomes 2×Vthp (Vthp: threshold voltage of P channel MOS transistor) or more surely.例文帳に追加

このとき、ノードＡの電位は、必ず２・Ｖｔｈｐ（Ｖｔｈｐ：ＰチャネルＭＯＳトランジスタの閾値電圧）以上となる。 - 特許庁

In the supply mode, the voltage of the node N2(a) is changed in accordance with a data signal Vdat.例文帳に追加

供給モード時において、ノードＮ２（ａ）の電圧は、データ信号Ｖｄａｔに応じて変化する。 - 特許庁

Meanwhile, the source follower transistor amplifies the voltage signals of the floating node and outputs primary signals.例文帳に追加

また、ソースフォロアトランジスタはフローティングノードの電圧信号を増幅し第１信号を出力する。 - 特許庁

WRITE-IN AMPLIFIER HAVING IMPROVED SWITCHING CHARACTERISTIC, IN-PHASE NODE VOLTAGE, AND HEAD CURRENT CONTROL例文帳に追加

改善された、スイッチング特性、同相モード電圧、とヘッド電流制御を持つ書き込み増幅器 - 特許庁

LAYOUT OF NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE FOR REDUCING RISE OF COUPLING VOLTAGE OF COUPLING NODE例文帳に追加

連結ノードのカップリング電圧の上昇を緩和する不揮発性半導体メモリ装置のレイアウト - 特許庁

The other input node (plus side) of the operation amplifier AMP is connected to a reference voltage Vref.例文帳に追加

また、オペアンプＡＭＰの他方の入力ノード（＋側）は、基準電圧Ｖｒｅｆと接続される。 - 特許庁

The method includes a sep for arranging an input/output cell 12 provided with a controllable input/output impedance; a step for arranging a reference cell 14 comprising a node with a variable voltage; and a step for comparing the node voltage with a reference voltage.例文帳に追加

制御可能な入出力インピーダンスを有する入出力セル１２を設けるステップと、可変電圧を有するノードを含む参照セル１４を設けるステップと、ノードの電圧を参照電圧と比較するステップとを含む。 - 特許庁

This application provides this voltage regulation circuit including a pull-up p-type threshold device connecting a supply voltage node to an output voltage node, the pull-up p-type threshold device configured to be switched off in dependence on a control signal.例文帳に追加

供給電圧ノードを出力電圧ノードに接続するプルアップｐ型閾値デバイスであって、制御信号に依存してオフに切り替えられるように構成されるプルアップｐ型閾値デバイスを備える電圧調整回路が提供される。 - 特許庁

A voltage bias circuit is provided with a first switch circuit Q11 disposed between a first voltage terminal Vcc and a first node Na, and a second switch circuit Q12 disposed between a first voltage terminal and a first node.例文帳に追加

電圧バイアス回路は、第１の電圧端子Ｖｃｃと第１のノードＮａ間に配設される第１のスイッチ回路Ｑ１１と、上記第１の電圧端子と上記第１のノード間に配設される第２のスイッチ回路Ｑ１２とを具備する。 - 特許庁

This load control circuit is provided with discharge paths having mutually different discharge capability, and node voltage is selectively discharged, depending on whether the node voltage is higher than target voltage, at read-out operation in this discharge path.例文帳に追加

この負荷制御回路には相互に異なる放電能力を有する放電経路が提供され、この放電経路は読出動作時に前記ノードの電圧が目標電圧より高いかどうかにより選択的にノードの電圧を放電する。 - 特許庁

The control circuit is provided with a first node, a first circuit pulling down the first node to a ground voltage level in accordance with the prescribed pulse, and a second circuit pulling up the first node to a power source voltage level in accordance with the prescribed pulse.例文帳に追加

前記制御回路は第１ノードと、前記パワーアップ信号に応じて前記第１ノードを接地電圧レベルにプルダウンする第１回路と、前記所定のパルスに応じて前記第１ノードを電源電圧レベルにプルアップする第２回路とを備える。 - 特許庁

When a voltage which is higher than a voltage V12 is applied to a node N3 by a voltage generation circuit 3, transistors Qa5, Qb7 are switched on together, and transistors Qb6, Qa6 are switched off together.例文帳に追加

電圧発生回路３がノードＮ３に電圧Ｖ１２以上の電圧を与えると、トランジスタＱａ５、Ｑｂ７が共にオンしトランジスタＱｂ６、Ｑａ６が共にオフする。 - 特許庁

In the case of boosting and forming a negative voltage for rewrite inside, the circuit node of the negative voltage in the low power consumption mode is not turned to the grounding voltage of the circuit.例文帳に追加

書き換え用の負電圧を内部で昇圧形成する場合に、低消費電力モードにおいて負電圧の回路ノードが回路の接地電圧にならない。 - 特許庁

A comparator 82 for detecting abnormality outputs a signal of logic "H" to an AND circuit 90 when the voltage at node Nc exceeds the threshold voltage of a reference voltage source 84.例文帳に追加

異常検出用コンパレータ８２は、ノードＮｃの電圧が基準電圧源８４の閾値電圧以上となると、ＡＮＤ回路９０に論理「Ｈ」の信号を出力する。 - 特許庁

A voltage between a second terminal P2 to which the voltage VHI is applied, and the node B is divided by the transistors T14, T15 and a bias voltage of each transistor is divided.例文帳に追加

電圧ＶＨＩが印加される第２の端子Ｐ２とノードＢ間の電圧はトランジスタＴ１４，Ｔ１５によって分圧されて、各トランジスタのバイアス電圧が分圧される。 - 特許庁