PTS(n) of the present frame is determined to be false if (1) CPTS>PTS(n), or if (2) CPTS<PTS(n) and PTS(n) is longer than the time that is attained by adding a reference time, for example, the frame length to B-TS(n)-B-TS(n-1).例文帳に追加

現フレームのPTS(n)が、(1)CPTS＞PTS(n)の場合、（2)CPTS＜PTS(n)で、B_TS(n)−B_TS(n-1)に基準時間（例えばフレーム長）を加えた時間よりも大きい場合、は誤りと判断する。 - 特許庁

To provide a method and a device capable of correcting errors at a higher code rate in N: N+1 channel codes.例文帳に追加

N:N+1チャンネルコードにおいて、より高いコードレートで誤りを訂正できる方法及び装置を提供する。 - 特許庁

The partial rate is first allocated, according to the S/N so as to obtain a prescribed transmission error rate.例文帳に追加

初め所定伝送誤り率を得るようS/Nに応じ部分速度を割当てる。 - 特許庁

If the PTS(n) of the present frame is false, the time obtained by adding B-TS(n)-B-TS(n-1) to the CPTS is determined without using the PTS(n), and the result is sent to the control part 243 by using the added time as a correcting value of the PTS(n).例文帳に追加

現フレームのPTS(n)が誤りの場合は、PTS(n)は用いずにCPTSにB_TS(n)−B_TS(n-1)を加えた時間を求め、この時間をPTS(n)の補正値として再生出力制御部243に送る。 - 特許庁

A device 20 has a BIP-N(Bit Interleaved Parity-N) calculation value inserting block 21 and a device 30 has a BIP-N error checking side block 31 and an additional BIP-N error check side block 41 that are co-operated with each other.例文帳に追加

装置２０にＢＩＰ−Ｎ計算値挿入ブロック２１を有し、装置３０内に協働するＢＩＰ−Ｎ誤り検出側ブロック３１および追加ＢＩＰ−Ｎ誤り検出側ブロック４１を有する。 - 特許庁

A root roll-off cosine filter 103 makes only the signal of Nyquist bandwidth pass through, an error- calculating circuit 104 calculates error between this signal v(n) and a nearest code point d(n), and outputs d(n) to an error correction section.例文帳に追加

ルートロールオフコサインフィルタ１０３はナイキスト帯域幅の信号のみを通過させ、誤差算出回路１０４がこの信号v(n)と最も近い符号点d(n)との誤差を算出し、d(n)を誤り訂正部に出力する。 - 特許庁

Comparator circuits 35, 45 of both the BIP-N error check side blocks 31, 41 output error results (1), (2).例文帳に追加

両ＢＩＰ−Ｎ誤り検出側ブロック３１、４１の比較回路３５、４５から誤り結果（１）、（２）が出力される。 - 特許庁

An error correction part 8 corrects error of the data of N-bit having been regenerated sequentially by the regeneration part 7.例文帳に追加

誤り訂正部８は、再生部７によって順次再生されたＮビットのデータの誤り訂正を行なう。 - 特許庁

An output 36 of a BIP-N arithmetic circuit 34 in the BIP-N error check side block 31 is fed back to a comparator circuit 45 of the additional BIP-N error check side block 41.例文帳に追加

ＢＩＰ−Ｎ誤り検出側ブロック３１内のＢＩＰ−Ｎ演算回路３４の出力３６は、追加ＢＩＰ−Ｎ誤り検出側ブロック４１の比較回路４５にフィードバックされる。 - 特許庁

n-Sets among N-sets of error correction encoding sections 134 apply error correction encoding to each of n-sets of the division blocks in units of blocks to output encoded blocks.例文帳に追加

Ｎ個の誤り訂正符号化部１３４の中のｎ個は、ｎ個の分割ブロックのそれぞれに対してブロック単位で誤り訂正符号化を行い、符号ブロックを出力する。 - 特許庁

The (m) pieces of n-bit-binary error correcting code words are transmitted as transmission data.例文帳に追加

ｍ個のｎビット２元誤り訂正符号語を、送信データとして送出する。 - 特許庁

By the CDMA system and the canceling method, a BER (bit error rate) is reduced for increasing an S/N ratio.例文帳に追加

このシステムおよび方法はビット誤り率（ＢＥＲ）を低減して信号対雑音比を高める。 - 特許庁

To provide a receiving apparatus capable of improving the C/N ratio of a received OFDM signal and the error correction capability.例文帳に追加

受信したＯＦＤＭ信号のＣ／Ｎ比および誤り訂正能力を向上させる。 - 特許庁

2m pieces of n-bit two dimensional error correcting code languages are made into 2n pieces of m-bit blocks.例文帳に追加

２ｍ個のｎビット２元誤り訂正符号語を２ｎ個のｍビットブロックにする。 - 特許庁

The MUX section 12 multiplexes the STS-N data and the check bit and transmits the error correction code.例文帳に追加

ＭＵＸ部１２は、ＳＴＳ−Ｎデータとチェックビットとを多重し、誤り訂正符号を送信する。 - 特許庁

An error count n-second integration section 51 integrates error count values from an error correction circuit 4 for n-seconds.例文帳に追加

エラーカウントｎ秒積算部５１は誤り訂正回路４からのエラーカウント値をｎ秒積算する。 - 特許庁

Applicants' storage controller receives information and generates (N) sets of error correction coded data, wherein (N) is greater than or equal to 2.例文帳に追加

出願人の記憶コントローラは情報を受信して、（Ｎ）が２以上である（Ｎ）セットの誤り訂正符号化データを生成する。 - 特許庁

A message having (k) pieces of m-bit blocks is inputted and it is coded into (m) pieces of n (n>k)-bit binary error correcting code words.例文帳に追加

ｋ個のｍビットブロックのメッセージを入力して、ｍ個のｎ（ｎ＞ｋ）ビット２元誤り訂正符号語に符号化する。 - 特許庁

The display value of the strength of a received electric wave is automatically switched to a bit error rate, C/N ratio, or an AGC configuration voltage according to the amount of multipaths.例文帳に追加

マルチパスの量に応じて受信電波強度表示値をビット誤り率やC/N比やAGC構成電圧に自動的に切り替える構成とする。 - 特許庁

These message and value are coded into 2m pieces of n-bit two dimensional error correcting code languages by an (n, k) two dimensional coder having a BCH code.例文帳に追加

ＢＣＨ符号などの（ｎ，ｋ）２元符号器で、２ｍ個のｎビット２元誤り訂正符号語に符号化する。 - 特許庁

The discrimination circuit 33 uses N sets of the detection results to give a relevant detection result of transmission line fault to a decoding circuit 27.例文帳に追加

判定回路33は、N個の検出結果を用いて、該当する伝送路誤り検出結果を復号回路27に渡す。 - 特許庁

The read-only area is divided into an actual data area wherein the N bits constituting the access unit include only the actual data and an error detection code area wherein the N bits constituting the access unit include only the error detection code.例文帳に追加

読み出し専用領域は、アクセス単位を構成するＮビットが実データのみを含む実データ領域と、アクセス単位を構成するＮビットが誤り検出符号のみを含む誤り検出符号領域とに区分されている。 - 特許庁

On the slave unit side, whether an error is present is determined in accordance with the number of "1's" of (n)-bit data by reception data, and (n)-bit sound data are converted to mute data by a reception conversion table when an error is present.例文帳に追加

子機側では、受信データによりｎビットのデータの“１”の数に応じて誤りがあるか否かを判定して、誤りがある場合、ｎビットの音声データを受信変換テーブルによりミュートデータに変換する。 - 特許庁

An error detection circuit 29 detects a transmission line fault by using a detection code received from an input terminal 23, and a result buffer circuit 31 gives N sets of detection results to a discrimination circuit 3 every time those received sequentially from the error detection circuit 29 are stored.例文帳に追加

誤り検出回路29は、入力端子23から入力した検出符号を用いて伝送路誤り検出を行ない、結果バッファ回路31は、誤り検出回路29から順次渡される検出結果がN個蓄積される毎に、それらの結果を判定回路33に渡す。 - 特許庁

When the operation of the equalizer 105 is diverging, the discrimination data d2 (n) which has a lower error rate than the discrimination data d1 (n) are supplied to the equalizer 105, so equalization characteristics are so updated to approximate correct ones.例文帳に追加

等化器１０５の動作が発散状態にある場合、識別データｄ1(n)に比べて誤り率の低い識別データｄ2(n)が等化器１０５に供給されるため、等化特性は正しい方向に向かって更新されていく。 - 特許庁

Error position polynomial-numerical polynomial arithmetic circuits 2a, 2b, 2c receive the syndrome orderly from the syndrome arithmetic circuit 1 without interruption, and respectively calculate them in parallel by (n/p) clock where (n/p) satisfies a relation of 3×(n/P)≥L>2×(n/P).例文帳に追加

誤り位置多項式・数値多項式演算回路２ａ，２ｂ，２ｃはシンドローム演算回路１から順次、途切れることなくシンドロームを受け取って、それぞれ３×（ｎ／Ｐ）≧Ｌ＞２×（ｎ／Ｐ）クロックで並列に演算する。 - 特許庁

An error position detection EC(n) is conducted on the basis of the result of the 1st correction processing DC1(n) for a 3rd frame period and then a 2nd correction processing DC2 is executed on the basis of the syndrome obtained as a result of the 2nd syndrome calculation processing SC2(n).例文帳に追加

第３のフレーム期間に、第１の訂正処理ＤＣ１(n)の結果に基づいて誤り位置検出ＥＣ(n)が施され、続いて、第２のシンドローム算出処理ＳＣ２(n)の結果得られたシンドロームに基づいて第２の訂正処理ＤＣ２を実行する。 - 特許庁

Succeedingly a chain search arithmetic circuit 3 receives the calculation results successively output from the error position polynomial-numerical polynomial arithmetic circuits 2a, 2b, 2c without interruption, and carries out the arithmetic operation by n/P clock, and obtains an error position and an error numerical value.例文帳に追加

続くチェンサーチ演算回路３は誤り位置多項式・数値多項式演算回路２ａ，２ｂ，２ｃが次々に出力する演算結果を途切れることなく受け取ってｎ／Ｐクロックで演算を行なって、誤り位置および誤り数値を求める。 - 特許庁

Even when the maximum collation degree V does not reach the threshold TH, the collation is not judged to agree, other person error rate FA1 is calculated from the maximum collation degree V and the number N of candidate fingerprints and total error rate FAE is further calculated by taking others error rate FA2 to be held by a second collating means 16 into consideration.例文帳に追加

最大照合度Ｖがしきい値ＴＨに達しないときでも、照合一致と判定せず、最大照合度Ｖ及び候補指紋数Ｎから他人誤り率ＦＡ１を算出し、更に第２照合手段１６が保持すべき他人誤り率ＦＡ２を加味して総合誤り率ＦＡＥを算出する。 - 特許庁

To enhance the error correction capability in a decoder for parallel consecutive codes (turbo cods) in order to cope with an environment with a low S/N.例文帳に追加

信号対雑音比が低い環境に対処すべく、並列連接符号（ターボ符号）の復号器における誤り訂正能力の向上を図る。 - 特許庁

A data connecting section 136 connects n-sets of the encoded blocks subjected to error correction encoding in units of blocks.例文帳に追加

データ連結部１３６は、ブロック単位で誤り訂正符号化されたｎ個の符号ブロックを連結する。 - 特許庁

The rewritable area is configured such that the N bits constituting the access unit include both the actual data and the error detection code.例文帳に追加

書き換え可能領域は、アクセス単位を構成するＮビットが実データと誤り検出符号の両方を含むように構成されている。 - 特許庁

A transmitter side FEC arithmetic section 10 generates an error correction cheek bit to STS-N data.例文帳に追加

送信側ＦＥＣ演算部１０は、ＳＴＳ−Ｎデータに対して、誤り訂正用チェックビットの生成を行う。 - 特許庁

First, an [N, k]_q linear error-correcting code that has a sparse generator factor graph representation is selected.例文帳に追加

まず、スパーズ生成素ファクターグラフ表現を有する［Ｎ，ｋ］_ｑ線形誤り訂正符号を選択する。 - 特許庁

A multiplexing part 221 multiplexes voice band signals and control signals after sampling from ports 1 to n and an error correction code from an error correction code giving part 211.例文帳に追加

多重部２２１は各ポート１〜ｎからの上記サンプリング後の音声帯域信号と制御信号、誤り訂正付与部２１１からの誤り訂正符号を多重化する。 - 特許庁

An error correction data adding section arranges recorded data including user data in a data byte matrix of M rows and N columns, and adds error correction data of P-byte to at least each column to generate data blocks.例文帳に追加

誤り訂正データ付加部は、ユーザデータを含む記録データをＭ行Ｎ列のデータバイト行列に配列し、少なくとも各々の列に対してＰバイトの誤り訂正データを付加してデータブロックを生成する。 - 特許庁

The OTUk framer 10 performs disappearance correction corresponding to a burst error by use of an error correction code using the n+m frame number as a symbol number.例文帳に追加

ＯＴＵｋフレーマ１０は、ｎ＋ｍ個のフレーム数をシンボル数とした誤り訂正符号を用いることにより、バースト誤りに対応した消失訂正を行う。 - 特許庁

The disk array device includes N+P pieces of drives, an error correction encoding circuit, a distribution circuit, an array circuit, and an error correction decoding circuit.例文帳に追加

Ｎ＋Ｐ台のドライブと、誤り訂正符号化回路と、分配回路と、配列回路と、誤り訂正復号回路とを具備するディスクアレイ装置によって解決できる。 - 特許庁

Each error correction block starts error correction processing for the code length n based on received data from the 1st bit to the data with the (n-1)th bit and the 1-bit data.例文帳に追加

各誤り訂正ブロックは、入力された第１ビット目から第（ｎ−１）ビット目までのデータと当該１ビットのデータとに基づき符号長ｎの誤り訂正処理を開始する。 - 特許庁

As the operation stopping means, a means is used which stops the (m+1)-th to n-th error correction processing operations, for example, by stopping the supply of a clock to each circuit for performing error correction processing.例文帳に追加

動作停止手段としては、たとえば、誤り訂正処理を行うための各回路へのクロックの供給を停止することにより、ｍ＋１回目〜ｎ回目の誤り訂正処理動作を停止させるものが用いられる。 - 特許庁

An error rate calculation section 36 calculates error rates BER(1) to BER(N) by each subcarrier on the basis of the modulation error ratios by each subcarrier obtained by the modulation error ratio calculation section 35.例文帳に追加

誤り率算出部３６は、変調誤差比算出部３５によって得られたサブキャリア毎の変調誤差比から、サブキャリア毎の誤り率ＢＥＲ（１）〜ＢＥＲ（Ｎ）を算出する。 - 特許庁

An error quantity is detected for a demodulated signal after the multiplication type and subtraction type interference cancel, and a demodulation signal having less error for each system from a demodulation signal of the N system after the multiplication type interference cancel and a demodulation signal of the N system after the subtraction type interference cancel.例文帳に追加

乗算型および減算型干渉キャンセル後の復調信号について誤り量を検出し、乗算型干渉キャンセル後のＮ系統の復調信号と減算型干渉キャンセル後のＮ系統の復調信号とから、誤りの少ない復調信号を系統毎に選択する。 - 特許庁

When reading out the boot program A1 from the block BP (n) for start-up, on the occurrence of a readout error incapable of correction using an error correction code, the system control processor recovers the block BP (n) for start-up, using the standby boot program A2.例文帳に追加

システム制御用プロセッサは、起動用ブロックＢＰ（ｎ）からのブートプログラムＡ１の読み出し時に、誤り訂正符号を用いた誤り訂正が不可能な読み出しエラーが発生した場合には、予備ブートプログラムＡ２を用いて起動用ブロックＢＰ（ｎ）をリカバリする。 - 特許庁

An information processing part 163 uses the error rate of the latest bit out of N-bits for finding an error rate expected value for an error of the latest bit in a transmission bit string due to the appearance of each of bit patterns in a unit bit string.例文帳に追加

情報処理部１６３は、単位ビット列の各ビットパターンについて、そのビットパターンの出現に起因して、送信ビット列の最新のビットが誤る誤り率期待値を、Nビットのうちの、最新のビットが誤る誤り率を用いて求める。 - 特許庁