しかしまた、遅れ進み回路網は過渡応答のために利得ピークを最適化するように調整もできるのである。例文帳に追加

But also, the lag-lead network can be adjusted to optimize gain peaking for transient responses.発音を聞く  - コンピューター用語辞典

２つの信号の進み遅れに関係なく、遷移タイミングの差を測定することができる位相差計測回路を提供する。例文帳に追加

To provide a phase difference measuring circuit that can measure the difference of transition timing regardless of advance or delay of the 2 signals. - 特許庁

ＰＬＬ回路の変動特性を有しつつも、位相の進みや遅れ等の誤差を補正でき、クロックの精度を上げることができるようにする。例文帳に追加

To correct errors such as phase advance and delay to thereby improve the accuracy of a clock while having fluctuating characteristics of a PLL circuit. - 特許庁

位相検出回路２１は、０と１の出現確率が異なるデータ信号の位相の進みおよび遅れを検出する。例文帳に追加

A phase detection circuit 21 detects advanced and delayed phases of a data signal in which occurrence probabilities of "0" and "1" are different. - 特許庁

キャンドモータの回転方向に応じた対の検出コイル33，34の誘起電圧の位相の進みおよび遅れを位相差判別回路40で判別する。例文帳に追加

A phase difference judging circuit 40 judges the lead and lag of the phases of induced voltages of the paired detection coils 33 and 34 geared to the rotational direction of the canned motor. - 特許庁

遅延制御回路および可変遅延回路が余分に動作することが防止されるため、１回の位相調整における制御クロック信号の位相の進み量または遅れ量は、可変遅延回路が調整可能な最小単位になる。例文帳に追加

The delay control circuit and variable delay circuit are prevented from operating unnecessarily, so the leading or lagging quantity of the phase of the control clock signal in single phase adjustment becomes a minimum unit that the variable delay circuit can adjust. - 特許庁

カウンタ回路１の出力１１と位相の進み遅れを制御する符号入力７とを加算値制御回路３で受け、次段の積分器４の入力加算値を制御する。例文帳に追加

The sum control 3 receives an output 11 of the counter circuit 1 and a code input 7 controlling a phase lead/lag to control an input sum to the integrator 4 of the next stage. - 特許庁

これによって、結合回路３０のインバータＺ３１〜Ｚ３４から出力される信号の位相は、フィルタ３１〜３４の有する位相特性によって、位相進みかまたは位相遅れかの一方に転び、第１の共振回路１０と第２の共振回路２０の位相関係を補償することができる。例文帳に追加

Consequently, the phases of signals outputted from the inverters Z31-Z34 of the coupling circuit 30 either advance or lag, depending on phase characteristics which the filters 31-34 have, and the phase relations between the first circuit 10 and the second circuit 20 can be compensated. - 特許庁

修正方向判定回路６０は、位相検出回路４０，５０から与えられた位相差が所定角度の進み又は遅れ成分を有するか否かを判定し、この判定結果を第１、第２の可変容量制御回路７１，７２へ送る。例文帳に追加

A correction direction determining circuit 60 determines whether the phase difference given from the phase detecting circuits 40 and 50 has a lead component or a lag component of a prescribed angle, and transmits the determined results to first and second variable capacity controlling circuits 71 and 72. - 特許庁

たとえば、複数の負荷回路の共振回路の共振周波数がｆ１、ｆ２で、高周波インバータＨＦＩの動作周波数が中間の周波数ｆであれば、遅れ電流と進み電流とが負荷回路に流れ、スイッチング手段Ｑ１、Ｑ２にはそれらの差の低減されたＳ電流が流れる。例文帳に追加

For example, if the resonance frequencies of the resonance circuits of the plural load circuits are f1 and f2, and the operating frequency of the high-frequency inverter HF1 is an intermediate frequency f, a lagging current and a leading current flow in the load circuits, and a reduced S current which is the difference thereof flows into the switching means Q1, Q2. - 特許庁

また、第２位相回路１１は、ＬＰＦ型位相回路１１ａとＨＰＦ型位相回路１１ｂとが縦続接続されて構成されており、ＬＰＦ型位相回路１１ａの遅れ位相θｂ１と、ＨＰＦ型位相回路１１ｂの進み位相θｂ２とは符号が逆符号で絶対値が使用周波数帯域の中心周波数においてほぼ等しく設定されている。例文帳に追加

The first phase circuit 10 is composed of a plurality of stages of LPF-type phase circuits or HPF-type phase circuits, and the phase θa is set so that the absolute value becomes approximately 180° in the center frequency of an operating frequency band. - 特許庁

ハイブーストフィルタで構成される位相進み補償回路５０により、ジャイロセンサ１２の位相特性に起因する高周波数領域での角度信号の過剰位相遅れを補償し、角速度信号に対する角度信号の位相遅れを積分処理における９０度に近づける。例文帳に追加

An excessive phase delay of the angular signal excessive phase delay of the angular signal on a high-frequency side caused by phase characteristics of the gyro-sensor 12 is compensated by a phase lead compensation circuit 50 composed of a high boost filter, and the phase delay of the angular signal to the angular velocity signal is brought nearer to 90 degrees by an integration process. - 特許庁

すなわち、この腕時計は、水晶発振回路を用いているクォーツ時計であり、クォーツ時計の遅れ進みは短時間においては、温度要素が一番大きい。例文帳に追加

Namely, this wristwatch is a quartz timepiece using a quartz oscillating circuit, and in the short run, a temperature factor is the largest cause in gaining and losing of the time of a quartz timepiece. - 特許庁

ステータス管理回路２５は、比較対象信号ＣＯＭＰ１と比較対象信号ＣＯＭＰ２位相の進みまたは遅れに応じた信号Ａ＿ＳＩＧＮＡＬをトライステートバッファ１２の入力端子に出力する。例文帳に追加

A status management circuit 25 outputs to an input terminal of the tri-state buffer 12 a signal A_SIGNAL corresponding to a phase lead or lag of the comparison target signal COMP1 and the comparison target signal COMP2. - 特許庁

記憶手段２は、位相比較回路１１が出力する位相差信号ＵＰ、ＤＮを記憶し、位相の遅れまたは進みの変化に応じてレベルが反転する制御信号ＰＤを生成する。例文帳に追加

The means 2 stores phase difference signals UP and DN outputted by a phase comparator circuit 11 and generates a control signal PD whose level is inverted in accordance with the change of phase delay or advance. - 特許庁

デジタル補償回路２０１は、電圧制御型発振器１０４の発振ノードに、位相進みに対して負荷を印加し、位相遅れに対して負荷を減らし、最適な位相余裕が確保できるように動的に利得を制御する。例文帳に追加

The digital compensation circuit 201 dynamically controls the gain so as to secure the optimum phase margin, by applying a load to the oscillation node of the voltage controlled oscillator 104 with respect to a phase lead and decreasing the load with respect to a phase delay. - 特許庁

遅れ動作で運転する共振型の誘導加熱装置において、負荷の異常時などに進み動作となった場合、インバータ回路のダイオードを逆回復させ、破壊させてしまう。例文帳に追加

To solve such a problem that the diode of an inverter circuit is recovered reversely and broken down when a resonance type induction heating apparatus normally performing delay operation performs lead operation due to abnormality of a load, for example. - 特許庁

書き込みの準拠となる信号に進みや遅れが生じた場合でも、データの正常な書き込みを確保するメモリー制御回路及び制御方法を提供する。例文帳に追加

To provide a memory control circuit and a control method securing normal data writing even when a signal serving as a reference for writing is advanced or delayed. - 特許庁

インバータ主回路５１又は５２が出力する高周波電力の力率を進み又は遅れの双方に領域に渡って動作可能にし、この動作により該高周波電力の周波数を所定の範囲内にする。例文帳に追加

Power factor for the high-frequency power that is outputted by the inverter main circuits 51, 52 is made capable of operating in both the directions of gain or loss, and by this operation the frequency of the high-frequency power is made lie within a prescribed range. - 特許庁

そこで、位相差が進み１３０°、遅れ５０°の範囲にあることを検出する位相検出リレーＤａｐを設け、ＡＮＤ回路を用いてＤａｐの出力があることを条件にリレーＤａの出力を出させるようにして上記誤出力を防止する。例文帳に追加

It is thus possible to prevent erroneous operation of the short-circuit direction relay due to a short-circuit accident in the opposite direction. - 特許庁

位相比較器１３の比較出力の遅れ量或いは進み量の位相差を示す時間とともに増加する電流Ｉｄを出力する電流供給回路１４を、ＰＬＬ回路の位相比較器１３とループフィルタ１５との間に設ける。例文帳に追加

A current supply circuit 14 for outputting a current Id which is increased with a time indicating a phase difference between the delay amount and the advance amount of a comparison output in a phaser comparator 13 is arranged between the phase comparator 13 and the loop filter 15 in the PLL circuit. - 特許庁

信号処理回路１４は、判定回路１３における判定結果と減算器１２の減算結果とを用いて、入力ＲＦ信号に対して再生同期クロック信号が進み又は遅れ位相を検出し、位相誤差信号を出力する。例文帳に追加

A signal processing circuit 14 uses a discrimination result by the discrimination circuit 13 and a subtraction result by the subtractor 12 to detect whether a phase of a recovered synchronizing clock signal is lead to or delayed from the input RF signal and outputs a phase error signal. - 特許庁

まず、進み、遅れ時間の範囲内で基準信号に対し離散的な値を定め、シミュレーション対象回路１５への入力信号の発生タイミングを変化させるること及びシミュレーション毎に進み、遅れ時間の範囲内で基準信号に対し、時間的なインクリメント幅に応じ、入力信号の発生タイミングを一定時間遅らせるという、それぞれの制御を行う。例文帳に追加

First, control is performed in such ways that a discrete value is fixed with respect to the reference signal within the range of advance and delay times to change the generation timing of the input signal to a simulation object circuit 15 and that the input signal generation timing is delayed by fixed time in accordance with a time increment width concerning the reference signal within the range of the advance and delay times at every simulation. - 特許庁

位相制御部１３は、ベースバンド信号と直交復調器１２により復調された信号との位相の遅れまたは進みを判定し、この判定結果に応じて位相調整回路１１を所定の値ずつ局発信号を位相調整するように制御する。例文帳に追加

A phase control part 13 determines the delay or the advance of the phase of a base band signal and a signal demodulated by the demodulator 12, and it controls the circuit 11 so as to adjust the phase of the local oscillation signal by a prescribed value according to this determination result. - 特許庁

そして、前記パルス挿入回路は、前記第１周波数差情報に基づいて前記周波数差を補正する周期を算出し、前記周期内に前記第１位相進み信号或いは第１位相遅れ信号が入力されない場合に前記極性データに応じて前記パルスを挿入する。例文帳に追加

The pulse insertion circuit calculates a cycle in which the frequency difference is corrected on the basis of the first frequency difference information and inserts the pulse in accordance with the polarity data in the case that the first phase advanced signal or the first phase delay signal is not inputted within the cycle. - 特許庁

クロック分配回路（２００）は、出力クロック信号の位相進みを出力する第１位相検波器（２０４）と、返信クロック信号の位相遅れを出力する第２位相検波器（２０６）と、前記第１位相検波器及び前記第２位相検波器の出力の平均値に基づいて、送信線路上に前記出力クロック信号を伝播させる回路（２０８，２１０，２１２）と、を有する。例文帳に追加

This clock distribution circuit 200 has: a first phase detector 204 for outputting a phase lead of an output clock signal; a second phase detector 206 for outputting a phase lag of a returned clock signal; and circuits 208, 210 and 212 for propagating the output clock signals to a transmission line based on the average of outputs of the first phase detector and the second phase detector. - 特許庁

閉ループによって正帰還される第一の増幅器１と、閉ループ内に設けられた第一の位相器３とを少なくとも備え、第一の位相器３をπ／２の位相進み回路または位相遅れ回路で構成し、位相が互いにπ／２異なる閉ループ内の二カ所からそれぞれ発振信号を出力した。例文帳に追加

The oscillator comprises at least a 1st amplifier 1 that receives a positive feedback by a closed loop and a 1st phase shifter 3 placed in the closed loop, the 1st phase shifter 3 comprises a π/2 phase lead circuit or phase lag circuit and the oscillation signal is outputted respectively from two positions in the closed loop whose phases differs from each other by π/2. - 特許庁

ＣＤＲ回路１０６、受信装置１０１、および送受信システム１００は、受信データ１０５および再生クロック１１９が入力される非線形位相比較器の出力に、受信データに対する、再生クロックに対して位相差を有するクロックの遅れまたは進みに応じて重み付けをし、重み付けされた出力に基づいて再生クロックの位相を調整する。例文帳に追加

The CDR circuit 106, receiver 101, and transmission and reception system 100 applies weighting to an output of a nonlinear phase comparator into which reception data 105 and a reproduction clock 119 are input according to a delay or an advance of a clock with a phase difference of the reception data to the reproduction clock, and the phase of the reproduction clock is adjusted based on the weighted output. - 特許庁

位相の遅れ、進み及び付加成分を有する第１、第２の入力信号にてオンとなるトランジスタＳＷ１、ＳＷ２により、カレントミラー回路ＣＭ１、ＣＭ２の入力側トランジスタ１、３に電流を供給し、またそれぞれの入力信号を位相反転した信号によりオンとなるトランジスタＳＷ３、ＳＷ４により、トランジスタ１、３の電流を止める。例文帳に追加

Then TRs SW1 and SW2 which turn on with 1st and 2nd input signals having phase lag, phase lead and additional components supply currents to input-side TRs 1 and 3 of the current mirror circuits CM1 and CM2 and TRs SW3 and SW4 which turn on with the phase- inverted signals of the respective input signals stop the currents from flowing to the TRs 1 and 3. - 特許庁