CYCLE CONTROL DEVICE FOR BLAST OR SUCTION AIR IN SHEET PROCESSOR例文帳に追加

枚葉紙処理機における吹付け空気又は吸込み空気のサイクル制御装置 - 特許庁

Two transfer modes as a band assurance cycle and an Async cycle of event-driven type are defined in a multi-media bus 200 of this data processor.例文帳に追加

マルチメディアバス２００には、帯域保証サイクルとイベントドリブン型のＡｓｙｎｃサイクルの２つの転送モードが定義されている。 - 特許庁

The processor starts the ADC during a first electrical half-cycle of the motor and reads the ADC during a second electrical half-cycle of the motor.例文帳に追加

プロセッサは、モータの第１の電気半サイクル中にＡＤＣを起動し、第２の電気半サイクル中にＡＤＣを読み取る。 - 特許庁

To provide a life cycle information processor associating to process different kinds of information generated between the respective phases of a life cycle.例文帳に追加

ライフサイクルの各フェーズ間で生成される異なった種類の情報を関連付けて処理できるライフサイクル情報処理装置を提供する。 - 特許庁

The processor activation cycle is changed according to brightness in a photographing environment and the same processing is performed.例文帳に追加

また、撮影環境下の明るさに応じて、プロセッサ起動周期を変更させ、同様の処理を行う。 - 特許庁

To improve processor performance by completing much more instructions for each cycle.例文帳に追加

１サイクルにつきより多くの命令を完了することにより、プロセッサ性能を改善すること。 - 特許庁

SYSTEM AND METHOD FOR PIPE LINE PROCESSOR FOR GENERATING ONE CYCLE PIPE LINE STALL例文帳に追加

１サイクルのパイプライン・ストールを生成するパイプライン・プロセッサのシステム及び方法 - 特許庁

Therefore, a cycle number concerning bus access when a command is issued from the processor (MIPS) is divided for every factor, and the bus access cycle number is estimated as a sum total of the cycle number for every factor.例文帳に追加

そのために、プロセッサ（ＭＩＰＳ）から命令を発行したときのバスアクセスにかかるサイクル数を、その要因ごとに分割し、それぞれの要因毎にかかるサイクル数の総和として、そのバスアクセスサイクル数を見積もる。 - 特許庁

The cycle frequency of only the one or more functional stages are switched to the higher cycle frequency independent of the cycle frequency of the other functional stages in the processor pipeline.例文帳に追加

１つまたは複数のみの機能ステージのサイクル周波数が、プロセッサ・パイプライン内の他の機能ステージのサイクル周波数に依存しないより高いサイクル周波数に切り替えられる。 - 特許庁

A plurality of predetermined instructions buffered in a FIFO buffer are decoded during a second processor cycle, and dispatched during a third processor cycle, and the plurality of instructions are simultaneously executed by a plurality of function units.例文帳に追加

ＦＩＦＯバッファにバッファリングされた複数の所定命令を、第２のプロセッササイクル中にデコードし、第３のプロセッササイクル中にディスパッチし、複数の機能ユニットによって、複数命令を同時に実行する。 - 特許庁

Whether or not the cycle is a memory read cycle is detected and when the relation between the clock of the system side and the clock of the high-speed processor side is specific in the memory read cycle, a burst ready signal is quickened in phase and outputted to a processor.例文帳に追加

メモリリードサイクルか否かを検出し、メモリリードサイクルの場合であってシステム側のクロックと高速処理装置側のクロックとの関係が所定の場合には、バーストレディの信号の位相を早めてプロセッサ３に出力する。 - 特許庁

To provide an emulator capable of correctly estimating operation cycle number of a processor having a pipeline.例文帳に追加

パイプラインを有するプロセッサの動作サイクル数を正しく見積もることができるエミュレータを提供する。 - 特許庁

To provide a program control method and a processor, capable of making an execution cycle constant regardless of validity and invalidity of an instruction.例文帳に追加

命令の有効無効に関わらず、実行サイクルを一定にすることができるプログラム制御方法およびプロセッサを提供する。 - 特許庁

To obtain a signal processor capable of performing precise operations in accordance with an input signal when the input signal is inputted in a short cycle.例文帳に追加

短い周期で入力信号が入力された場合に、入力信号に応じた的確な動作が可能な信号処理装置を提供する。 - 特許庁

To provide a reconfigurable integrated circuit device having a processor element in which any highly flexible and useless clock cycle is hardly generated.例文帳に追加

柔軟性の高く無駄なクロックサイクルが発生しにくいプロセッサエレメントを有するリコンフィグ可能な集積回路装置を提供する。 - 特許庁

VLIW PROCESSOR FOR EXECUTING INSTRUCTION WITH DELAY SPECIFICATION OF RESOURCE USE CYCLE AND METHOD FOR GENERATING DELAY SPECIFICATION INSTRUCTION例文帳に追加

資源使用サイクルの遅延指定付き命令を実行するＶＬＩＷプロセッサおよび遅延指定命令の生成方法 - 特許庁

The signal processor circuit 44 computes the number of revolutions of an alternating-current motor M1 by sampling the resulting count value at a predetermined sampling cycle.例文帳に追加

信号処理回路４４は、そのカウント値を所定のサンプリング周期でサンプリングすることにより、交流電動機Ｍ１の回転数を演算する。 - 特許庁

A sampling cycle and the threshold of data change quantity are set by a data processor 200 and are transmitted to a testing machine body 100.例文帳に追加

データ処理装置２００でサンプリング周期とデータ変化量のしきい値を設定し、試験機本体１００へ送信する。 - 特許庁

SIMULTANEOUS MULTI THREAD PROCESSOR USING NUMBER OF EXECUTION CYCLE AS WEIGHT FOR NUMBER OF INSTRUCTION WORD TO FETCH THREAD, AND METHOD FOR SAME例文帳に追加

命令語数に実行周期回数を加重値として用いてスレッドをフェッチする同時多重スレッドプロセッサ及びその方法 - 特許庁

During each cycle, this processor generates control signals to functional units based on the values in fields of an instruction.例文帳に追加

各サイクル期間中に、本プロセッサは命令のフィールド内の値に基づいて機能ユニットに対し制御信号を発生する。 - 特許庁

The onboard image processor images an object in the image updating cycle of 100[ms].例文帳に追加

本発明の車載用画像処理装置は、１００［ms］周期の画像更新周期で撮像対象物の画像を撮像する。 - 特許庁

A processor repeatedly executes, at a predetermined cycle, obtaining image data by an inner camera and body recognition processing based on the obtained image data.例文帳に追加

内側カメラによる画像データの取得、および取得された画像データに基づく人体認識処理の実行が所定周期で繰返し実行される。 - 特許庁

METHOD, SYSTEM AND PROCESSOR FOR CONTROLLING ADAPTIVE PERFORMANCE CYCLE FOR ENHANCED INSTRUCTION THROUGHPUT例文帳に追加

拡張命令スループットに関する適応的実行サイクル制御のための方法、システム、およびプロセッサ - 特許庁

Then a wasteful processing cycle by the processor is no longer needed, and its overhead can be reduced.例文帳に追加

したがって、プロセッサによる無駄な処理サイクルが不要となり、そのオーバヘッドを低減することが可能となる。 - 特許庁

A queuing part 11 of a rotation processor 1 performs queuing in a predetermined time which is set so as to be sufficiently shorter than a rotation cycle.例文帳に追加

ローテート処理装置１の待ち合わせ部１１は、ローテート周期より十分短く設定された所定時間の待ち合わせを行う。 - 特許庁

A signal processor stores a frame data generated for each specified time cycle in a frame memory in time series manner when receiving a shutter command.例文帳に追加

信号処理部は、シャッター指令を受けると、所定の時間周期毎に生成したフレームデータを時系列にフレームメモリに格納する。 - 特許庁

To provide a digital signal processor, with which the problem of limit cycle is solved in more simplified configuration.例文帳に追加

より簡単な構成でリミットサイクルの問題を解決したディジタル信号処理装置を提供することを目的とする。 - 特許庁

To control a wait function for prolonging an external access cycle possessed by other processor from a processor when the processor operates to start and stop, and synchronize start and stop of a plurality of processors by prolonging the external access cycle to a memory and an external input/output device of the other processor.例文帳に追加

あるプロセッサが始動／停止の動作を行う際に、該プロセッサから他のプロセッサが保有する外部アクセス・サイクルを延長させるＷａｉｔ機能を制御し、他のプロセッサの、メモリや外部入出力デバイスなどに対する外部アクセス・サイクルの延長を行うことにより、複数のプロセッサの始動／停止を同期化させる。 - 特許庁

A processor has a CPU 1 for executing the command, a memory 2 for storing information, a BIU 3 for starting a read bus cycle, a write bus cycle, and a dummy bus cycle of none of these for the memory with the memory, and an RMWU 10 between the CPU 1 and the BIU 3.例文帳に追加

プロセッサは、命令を実行するＣＰＵ１と、情報を記憶するメモリ２と、メモリとの間でメモリに対してリードバスサイクル、ライトバスサイクル、その何れでもないダミーバスサイクルを起動するＢＩＵ３と、ＣＰＵ１とＢＩＵ３との間のＲＭＷＵ１０とを備える。 - 特許庁

The processor further includes a first execution unit which executes the instruction by a first execution cycle and executes the reproduced instruction by a second execution cycle.例文帳に追加

プロセッサは、第１の実行サイクルで命令を実行し、第２の実行サイクルで複製された命令を実行する第１の実行ユニットをさらに含む。 - 特許庁

The instruction field coinciding with the speculative address to be generated during the first clock cycle is accessed and supplied to a processor during a second clock cycle.例文帳に追加

第２クロックサイクルの間、第１クロックサイクルの間に生じるスペキュラティブアドレスと一致するインストラクションフィールドは、アクセスされかつプロセッサに供給される。 - 特許庁

To provide a video signal processor in which a cycle of a reading vertical synchronizing signal can follow a deviation of the cycle of the vertical synchronizing signal of an input video signal in a wide range.例文帳に追加

入力映像信号の垂直同期信号の周期の偏差に対し、読み出し用垂直同期信号の周期がより広範囲で追従することができる映像信号処理装置を得ることを目的とする。 - 特許庁

The light, of which the intensity is cyclically modified by a chopper 2, is used as the exciting light, and the intensity modifying cycle thereof and the phase change in the intensity modifying cycle component are measured by a signal processor 21 to enhance the S/N ratio.例文帳に追加

励起光はチョッパ２によって周期的に強度変調した光を用い，信号処理装置２１によってその強度変調周期と同周期成分の位相変化を測定してＳ／Ｎ比を向上させる。 - 特許庁

A cycle-monitoring and phase difference holding means detects its writing cycle, detects and holds the phase difference with a timing signal, reads it out by a processor, and corrects the indication amount of the motors controlled by the slave unit #1, according to the phase difference value.例文帳に追加

サイクル監視＆位相差保持手段は、そのライトサイクルを検出し、タイミング信号との位相差を検出し、保持し、プロセッサで読み出し、位相差分に応じてスレーブユニット＃１で制御されるモータの指示量を補正する。 - 特許庁

The actuating power of the information processor can be limited depending on the charging/discharging cycle frequency in consideration of the cycle characteristics of the secondary battery to suppress not only a reduction in discharging capacitance due to a vicious cycle of a current increase and a voltage drop but also a resultant increase in the charging/discharging cycle frequency, so that the acceleration of deterioration of the battery can be prevented.例文帳に追加

これにより、二次電池が有するサイクル特性を考慮し、放充電サイクル回数に応じて、情報処理装置の動作電力を制限することで、電流の増大と電圧低下の悪循環による放電容量の減少を抑え、結果的に放充電サイクル数の増加も抑えることで、電池の劣化加速を防止することが出来る。 - 特許庁

In an imaging apparatus which performs ranging processing by using a processor, a processor activation cycle is changed and an external measuring AF sensor is controlled during a standby mode.例文帳に追加

測距処理をプロセッサを用いて演算する撮像装置において、スタンバイ中、プロセッサ起動周期を変更させ、外測ＡＦセンサーを制御させる。 - 特許庁

To provide a processor and a compiling device capable of reducing the number of executing cycles in the case of executing parallel processing in the processor executing plural instructions in one cycle.例文帳に追加

複数の命令を１のサイクルにおいて実行するプロセッサにおいて、並列処理を行う場合に、実行サイクル数を削減することができるプロセッサ及びコンパイル装置を提供する。 - 特許庁

Thereafter, when the address of data read actually from the processor in the following cycle is matched to the address of the data stored in the look-ahead cache part 30, the data are outputted from the cache part 30 to the processor.例文帳に追加

その後、引き続くサイクルでプロセッサから実際に読み出されたデータのアドレスが、先読みキャッシュ部３０に記憶されたデータのアドレスと一致する場合、そのデータを先読みキャッシュ部３０からプロセッサに出力する。 - 特許庁

Thereafter, when the address of the data actually read from the processor in a subsequent cycle matches the address of the data stored in the look-ahead cache part 20, the data is outputted from the look-ahead cache part 20 to the processor.例文帳に追加

その後、引き続くサイクルでプロセッサから実際に読み出されたデータのアドレスが、先読みキャッシュ部２０に記憶されたデータのアドレスと一致する場合、そのデータを先読みキャッシュ部２０からプロセッサに出力する。 - 特許庁

The cycle and the 01 ratio of the pulse generator can be set by a management processor, and the processor can receive an operation instruction from an external management device by a communication protocol such as an SNMP.例文帳に追加

パルス発生器の周期および０１比は管理プロセッサにより設定可能であり、同プロセッサはＳＮＭＰなどの通信プロトコルによる外部の管理装置から動作指示が可能とする。 - 特許庁

According to the method, the memory access of the processor 120 to the memory 140 of the processor 110 is limited to one cycle, and memory sharing is realized in a fixed waiting time regardless of the difference of memory access speed.例文帳に追加

この方法によれば、第１プロセッサ１１０のメモリ１４０に対する、第２プロセッサ１２０のメモリアクセスは１サイクルに限定され、メモリアクセス速度の差に無関係に一定の待ち時間でメモリ共有が実現される。 - 特許庁

When a plurality of the obstacles are detected, a signal processor 5 decides whether or not the detected obstacles are arrayed with equal intervals, and when it is decided that the obstacles are arrayed with equal intervals, the signal processor 5 changes a measurement cycle.例文帳に追加

信号処理装置５は、複数の障害物が検出された場合に、検出された障害物が等間隔で配列されているか否かを判定し、等間隔で配列されていると判定すると、測定周期を変更する。 - 特許庁

The processor system has: a processor part which periodically performs main processing and starts processing within a recovery restriction time calculated in advance for interrupt processing generated within a cycle; a history storage part for holding generation history of interrupt processing for each cycle; and a mode control part for selecting an operation mode of the processor part.例文帳に追加

プロセッサシステムは、周期的にメイン処理を実施し、かつ、周期内に発生する割り込み処理に対して、予め算出された復帰制約時間内に処理を開始するプロセッサ部と、周期毎に割り込み処理の発生履歴を保持する履歴記憶部と、プロセッサ部の動作モードを選択するモード制御部と有している。 - 特許庁

A means to promptly and efficiently trance down places of one or more instructions the execution of which is prepared during a launch cycle and to allocate one or more ports 22 related to one or more execution resources 23 to the instruction the execution of which is prepared during the launch cycle is provided in the non-order processor 12.例文帳に追加

非順序プロセッサ(12)においてランチサイクル中に実行の準備ができている1以上の命令の場所を迅速かつ効率良く突きとめ、及び、ランチサイクル中にそのような準備のできた命令に、1以上の実行リソース(23)に関連する1以上のポート(22)を割り当てるための手段を提供する。 - 特許庁