「"P type semiconductor"」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

An n-type semiconductor layer, an active layr 15, and a p-type semiconductor layer are laminated on a substrate 11; and a p-side main electrode 21 is provided on the p-type semiconductor layer.例文帳に追加

基板１１にｎ型半導体層，活性層１５およびｐ型半導体層が積層され、ｐ型半導体層の上にはｐ側主電極２１が設けられている。 - 特許庁

The p+ type semiconductor 11 at a central portion is covered by a conductive metal layer and is used as a soldering conduction edge, and peripheral portions of the p+ type semiconductor 11 are covered by another conductive metal layer.例文帳に追加

中央部分のｐ+型セミコンダクター１１は、導電の金属層で覆われ、半田付けの導電端とし、周縁の部分は、別の導電の金属層で覆われる。 - 特許庁

The light-emitting thyristor 20 includes a first N-type semiconductor layer 42, a first P-type semiconductor layer 43, a second N-type semiconductor layer 44 and a second P-type semiconductor layer 45.例文帳に追加

発光サイリスタ２０は、第１のＮ型半導体層４２と、第１のＰ型半導体層４３と、第２のＮ型半導体層４４と、第２のＰ型半導体層４５とを含んで構成される。 - 特許庁

Since the p-type semiconductor 27 is also grown from the second exposed portions of the n-type semiconductor 22, formation of V-shaped grooves are prevented on the surface of the p-type semiconductor 27.例文帳に追加

また、ｎ型半導体２２の第２の露出部からもｐ型半導体２７が成長するので、ｐ型半導体２７の表面にＶ字状の溝が形成されるのを防ぐ。 - 特許庁

The p-side electrode contacts a part of the p-type semiconductor layer on a first main surface of the p-type semiconductor layer, which is opposite to the light-emitting layer.例文帳に追加

前記ｐ側電極は、前記ｐ型半導体層の前記発光層とは反対の側の第１主面において、前記ｐ型半導体層の一部に接する。 - 特許庁

A semiconductor device 10 comprises a p-type semiconductor substrate 1, an n-type drift region 3 provided in the p-type semiconductor substrate 1, and a p-type body region 4 provided in the n-type drift region 3.例文帳に追加

半導体装置１０は、ｐ型半導体基板１、ｐ型半導体基板１内に設けられたｎ型ドリフト領域３、及びｎ型ドリフト領域３内に設けられたｐ型ボディ領域４を含む。 - 特許庁

A p-type semiconductor distribution Bragg reflector I and a p-type semiconductor distribution Bragg reflector II which are successively laminated in the lamination direction are different in thicknesses at intermediate layers (linear composition inclination layer).例文帳に追加

積層方向に順次に積層されているｐ型半導体分布ブラッグ反射器Ｉとｐ型半導体分布ブラッグ反射器IIとで、中間層（線形組成傾斜層）の厚さが異なっている。 - 特許庁

There are laminated on a p-type substrate 1 a p-type semiconductor layer 24, an n-type semiconductor layer 23, a p-type semiconductor layer 22, and an n-type semiconductor layer 21 to form a PNPN structure.例文帳に追加

ｐ型基板１上に、ｐ型半導体層２４，ｎ型半導体層２３，ｐ型半導体層２２，ｎ型半導体層２１が積層され、ＰＮＰＮ構造を形成している。 - 特許庁

The solar cell is provided with a p-type semiconductor substrate 1 having the function of converting light into electric power, and a reflection preventing film 4 formed on the surface of the p-type semiconductor substrate 1.例文帳に追加

太陽電池は、光を電力に変換する機能を有するｐ型半導体基板１と、ｐ型半導体基板１の表面に形成された反射防止膜４とを備える。 - 特許庁

That is, the p-type semiconductor region 45 formed in the memory cell forming region is provided at a deeper position than the p-type semiconductor region 48 formed in a low-dielectric strength MISFET forming region.例文帳に追加

つまり、メモリセル形成領域に形成されているｐ型半導体領域４５を低耐圧ＭＩＳＦＥＴ形成領域に形成されているｐ型半導体領域４８よりも深い位置に形成する。 - 特許庁

Since a gate electrode is composed of a P-type semiconductor layer and an N-type semiconductor layer, a depletion layer 13 occurs at the junction surface between the P-type semiconductor layer and the N-type semiconductor layer.例文帳に追加

ゲート電極はＰ型半導体層及びＮ型半導体層からなるので、Ｐ型半導体層とＮ型半導体層との接合面に、空乏層１３が生じる。 - 特許庁

The p-type semiconductor layer 14 includes a ridge stripe 14a, and the first insulating film 15 is formed to cover at least areas at both sides of the ridge stripe 14a in the p-type semiconductor layer 14.例文帳に追加

ｐ型半導体層１４はリッジストライプ部１４ａを有し、第１の絶縁膜１５は、少なくともｐ型半導体層１４におけるリッジストライプ部１４ａの両側方の領域を覆うように形成されている。 - 特許庁

An n-type semiconductor layer 20, an active layer 30 and a p-type semiconductor layer 40 are laminated successively, and a current constriction region 50 is formed to the p-type semiconductor layer 40.例文帳に追加

ｎ型半導体層２０，活性層３０およびｐ型半導体層４０が順に積層され、ｐ型半導体層４０に電流狭窄領域５０が設けられている。 - 特許庁

At the interface between a semiconductor layer 18, including P and a regrowth p-type semiconductor layer 22 formed above it, a p^+-type semiconductor layer 21 is formed that contains As and Ga, whose doping concentration is 5×10^18 cm^-3 or higher.例文帳に追加

Ｐを含む半導体層１８とその上に形成されたｐ型の再成長半導体層２２との界面に、ドーピング濃度が５×１０^18cm^-3以上であるＧaとＡsとを含むｐ^+型の半導体層２１を形成している。 - 特許庁

While a flat band voltage for flattening both energy bands is applied between the n-type semiconductor layer and p-type semiconductor, the forbidden band of the n-type semiconductor layer and forbidden band of the p-type semiconductor layer are partially overlapped.例文帳に追加

ｎ型半導体層とｐ型半導体層との間に、両者のエネルギバンドがフラットになるフラットバンド電圧を印加した状態で、ｎ型半導体層の禁制帯とｐ型半導体層の禁制帯とが部分的に重なる。 - 特許庁

An insulating layer 101 composed of a silicon oxide film is formed on the surface of a p--type semiconductor substrate 100 and a p-type semiconductor layer 102 composed of a p--type impurity layer is formed on the layer 101.例文帳に追加

ｐ^- 型の半導体基板１００の表面部にはシリコン酸化膜からなる絶縁層１０１が形成されており、該絶縁層１０１の上にはｐ^- 型の不純物層からなるｐ型半導体層１０２が形成されている。 - 特許庁

A semiconductor light emitting device includes an n-type semiconductor layer 11, a p-type semiconductor layer 13, and an active layer 12 having a multilayer quantum well structure sandwiched by the n-type semiconductor layer and the p-type semiconductor layer.例文帳に追加

半導体発光装置は、ｎ型半導体層１１とｐ型半導体層１３とに挟まれてなる多重量子井戸構造を有する活性層１２とを有している。 - 特許庁

The second N-type semiconductor layer 44 is comprised of a protruding portion 47 closer to the first P-type semiconductor layer 43 in a thickness direction Z and a saved portion 46 closer to the second P-type semiconductor layer 45.例文帳に追加

第２のＮ型半導体層４４は、厚み方向Ｚにおいて第１のＰ型半導体層４３寄りの突出部４７と、第２のＰ型半導体層４５寄りの退避部４６とから成る。 - 特許庁

A p-type impurity is doped in a first barrier layer nearer to the p-type semiconductor layer, among the first barrier layer and a second barrier layer included in the quantum well adjacent to the p-type semiconductor layer.例文帳に追加

そして、前記ｐ形半導体層に隣り合う前記量子井戸を構成する第１の障壁層および第２の障壁層のうちの前記ｐ形半導体層に近い前記第１の障壁層にｐ形不純物がドープされる。 - 特許庁

A semiconductor capacitance device 600 has a P type semiconductor layer 610, a N type well region 612 provided in the P type semiconductor, and a P type well region 614 provided in the N type well region 612.例文帳に追加

半導体容量装置６００は、Ｐ型半導体層６１０と、Ｐ型半導体層内に設けられたＮ型ウエル領域６１２と、Ｎ型ウエル領域６１２内に設けられたＰ型ウエル領域６１４と、を有する。 - 特許庁

A p^+-type semiconductor region 7 is provided in the n^--type semiconductor region 3, and a pn junction is formed between the n^--type semiconductor region 3 and p^+-type semiconductor region 7.例文帳に追加

ｎ^−型半導体領域３には、ｐ^＋型半導体領域７が設けられており、ｎ^−型半導体領域３とｐ^＋型半導体領域７との間にはｐｎ接合が形成されている。 - 特許庁

The light absorption region is formed so as to be sandwiched between a p-type semiconductor and an n-type semiconductor, and has a conductor for mutually connecting the p-type semiconductor and the n-type semiconductor.例文帳に追加

前記光吸収領域は、ｐ型半導体とｎ型半導体で挟まれてなり、前記ｐ型半導体と前記ｎ型半導体とを共通に接続する導体を有する構成とすることができる。 - 特許庁

After polishing the p-type semiconductor layer 14 using the insulation film 13 as a polishing stopper, the remaining insulation film 13 is used as a mask to perform etching to recede the upper end face of the p-type semiconductor layer 14.例文帳に追加

絶縁膜１３を研磨ストッパとしてｐ型半導体層１４を研磨した後、残った絶縁膜１３をマスクとしてエッチングを行い、ｐ型半導体層１４の上端面を後退させる。 - 特許庁

The current control unit is composed of a diode 17 joining an n-type well 12 having a reverse conductivity type to a p-type semiconductor substrate 11, and a p^+-diffusion layer 13 having the same conductivity type as the p-type semiconductor substrate 11.例文帳に追加

電流制御部は、Ｐ型半導体基板１１と逆導電型のＮ型ウェル１２と、Ｐ型半導体基板１１と同導電型のＰ＋拡散層１３とが接合したダイオード１７で構成される。 - 特許庁

To provide a semiconductor light emitting element capable of attaining high output while preventing deterioration in crystallinity of a luminous layer and deterioration in crystallinity of a p-type semiconductor layer due to inclusion of impurities into the p-type semiconductor layer, and a method for manufacturing the semiconductor light emitting element.例文帳に追加

発光層の結晶性低下や、ｐ型半導体層への不純物の混入に起因するｐ型半導体層の結晶性低下を防ぎ、かつ、高い出力の得られる半導体発光素子およびその製造方法を提供する。 - 特許庁

A source region 5 and a drain region 6 are formed on a p-type semiconductor substrate surface becoming a back gate region, and a channel region 4 is formed on the p-type semiconductor substrate surface between them.例文帳に追加

バックゲート領域となるｐ型半導体基板表面にソース領域５、ドレイン領域６を設け、これらの間のｐ型半導体基板表面にチャネル領域４を設ける。 - 特許庁

A recess 70 is formed at a place displaced on the inside, in the widthwise direction from a border line 52 in the current passage region 51 of the p-type semiconductor layer 40, and a refractive index in the recess 70 is made lower than the p-type semiconductor layer 40.例文帳に追加

ｐ型半導体層４０の電流通過領域５１に、境界線５２から幅方向内側にずれた位置に凹部７０を設け、この凹部７０内の屈折率をｐ型半導体層４０よりも低くする。 - 特許庁

On a surface or a rear surface of a label, a composite layer composed of a N type semiconductor material layer and a P type semiconductor material layer or the composite layer composed of the P type semiconductor material layer and the N type semiconductor material layer is laminated to constitute the functional label.例文帳に追加

ラベルの裏面又は表面に、Ｎ型半導体材料層とＰ型半導体材料層の複合層又はＰ型半導体材料層とＮ型半導体材料層との複合層を積層して機能性ラベルを構成する。 - 特許庁

The opening edges of the trenches 4 are then etched to expand the width of the openings at the opening edges, after which a p-type semiconductor is formed by epitaxial growth to pad the trenches 4 and their expanded opening width 6 with the p-type semiconductor.例文帳に追加

さらに、トレンチ４の開口端部分をエッチングして、開口端の開口幅を広げた後、ｐ型半導体をエピタキシャル成長させて、トレンチ４およびその開口幅の広い部分６をｐ型半導体で埋める。 - 特許庁

The p-type semiconductor layer activated by plasma is able to develop a function similar to that of a p-type semiconductor activated by thermal effects by an already known technology.例文帳に追加

本発明のプラズマにより活性化されたｐ型半導体層は周知の技術により熱効果により活性化されたｐ型半導体層と相似の機能を発揮する。 - 特許庁

The photodetector 1 comprises a light absorption layer 11, and a p-type semiconductor portion 12 and a resin portion 13 which are formed in the same plane, with the light absorption layer 11 and the p-type semiconductor portion 12 and the resin portion 13 disposed on a substrate 10 in this order from the substrate 10 side.例文帳に追加

光検出素子１は、基板１０上に、光吸収層１１と、同一面内に形成されたｐ型半導体部１２および樹脂部１３とを基板１０側からこの順に有する。 - 特許庁

Since the second P-type high concentration impurity region 6 is brought into contact with the P-type semiconductor substrate 1, the concentration of P-type impurity in the P-type semiconductor substrate 1 is increased, and thereby, the holding voltage of the electrostatic protection element is increased.例文帳に追加

すなわち、第２のＰ型高濃度不純物領域６がＰ型半導体基板１と接触するため、Ｐ型半導体基板１におけるＰ型不純物の濃度が高くなり、従って静電気保護素子の保持電圧が高くなる。 - 特許庁

To provide a light emitting device capable of suppressing a leakage current between a p-type semiconductor layer and an n-type semiconductor layer, and of sufficiently keeping p-n isolation between the p-type semiconductor layer and the n-type semiconductor layer, which improves the emission intensity.例文帳に追加

ｐ型半導体層とｎ型半導体層との間のリーク電流を抑制し、ｐ型半導体層とｎ型半導体層とのｐｎ分離を十分に確保して発光強度を向上させる発光素子を提供する。 - 特許庁

A first p-type diffusion layer 101 and a p-type semiconductor layer 102 are arranged on a silicon substrate 100, two n-type diffusion layers 103, 103 are arranged on a surface part of the p-type semiconductor layer 102, and two light receiving parts are constituted.例文帳に追加

シリコン基板１００上に、第１Ｐ型拡散層１０１とＰ型半導体層１０２とを備え、このＰ型半導体層１０２の表面部分に２つのＮ型拡散層１０３，１０３を設けて２つの受光部を構成する。 - 特許庁

In the protection film 20, a p-type semiconductor layer 21 and an n-type semiconductor layer 22 are laminated in this order from a side of the magnet element assembly 10, and a pn junction is formed between the p-type semiconductor layer 21 and the n-type semiconductor layer 22.例文帳に追加

保護膜２０はｐ型半導体層２１とｎ型半導体層２２とを磁石素体１０の側からこの順に積層しており、ｐ型半導体層２１とｎ型半導体層２２との間にはｐｎ接合が形成されている。 - 特許庁

A photodiode is constituted of a P-type semiconductor substrate 1, a plurality of N-type small regions 2a-2f formed on the P-type semiconductor substrate 1, and a means 4 for connecting the plurality of N-type small regions 2a-2f.例文帳に追加

フォトダイオードは、Ｐ型半導体基板１と、Ｐ型半導体基板１に形成された複数のＮ型小領域２ａ〜２ｆと、これらの複数のＮ型小領域２ａ〜２ｆを接続する手段４とから成っている。 - 特許庁

The semiconductor light emitting device 10 comprises an n-type semiconductor 12, an active layer 13, and a p-type semiconductor 14 while the active layer 13 is constituted so as to be pinched between the n-type semiconductor 12 and the p-type semiconductor 14.例文帳に追加

半導体発光デバイス１０は、ｎ型半導体１２、活性層１３、およびｐ型半導体１４を含み、活性層１３は、ｎ型半導体１２とｐ型半導体１４に挟まれるよう構成される。 - 特許庁

A method of manufacturing the solar cell element 10 has a substrate preparation step for preparing a semiconductor substrate 1 having a p-type semiconductor layer, a surface treatment step for exposing the surface of the p-type semiconductor layer to plasma which is formed by using gas containing nitrogen atoms, and a layer formation step for forming a passivation layer 7 on the p-type semiconductor layer exposed to the plasma.例文帳に追加

また、ｐ型半導体層を有する半導体基体１を準備する基体準備工程と、前記ｐ型半導体層の表面を、窒素原子を含むガスを用いて形成されるプラズマに曝す表面処理工程と、前記プラズマに曝した前記ｐ型半導体層の上にパッシベーション層７を形成する層形成工程とを有する太陽電池素子１０の製造方法。 - 特許庁

The protection diode includes: a p-type semiconductor region; an n-type semiconductor region; and the pn-junction interface on which the p-type semiconductor region and the n-type semiconductor region abut each other, wherein recesses and protrusions of the p-type semiconductor region and the n-type semiconductor region are alternatively arranged along the extending direction of the pn-junction interface.例文帳に追加

保護ダイオードは、ｐ型半導体領域と、ｎ型半導体領域と、ｐ型半導体領域およびｎ型半導体領域が当接するｐｎ接合面とを有し、ｐ型半導体領域およびｎ型半導体領域はそれぞれ、ｐｎ接合面の延在方向に沿って凹部と凸部が交互に配置される。 - 特許庁

The optical semiconductor device includes a semiconductor film including an n-type semiconductor layer, a p-type semiconductor layer, and a light emitting layer provided between the n-type semiconductor layer and p-type semiconductor layer, the conductive support provided to the side of the p-type semiconductor layer of the semiconductor film and using electrons as a carrier, and a base electrically and thermally connected to the semiconductor film via the conductive support.例文帳に追加

本発明の光半導体装置は、ｎ型半導体層と、ｐ型半導体層と、ｎ型半導体層とｐ型半導体層の間に設けられた発光層と、を含む半導体膜と、半導体膜のｐ型半導体層の側に設けられた電子をキャリアとする導電性支持体と、導電性支持体を介して半導体膜と電気的および熱的に接続された基台と、を含む。 - 特許庁

The p^++ type semiconductor regions 14 are formed on side parts and bottom parts of recessed parts 10 as well, and reach the p^++ type high-concentration substrate 7 to electrically connect the zener junctions by the n^+ type epitaxial layer 8 and the p^++ type semiconductor regions 13 to the p^++ type high-concentration substrate 7 through surface electrodes 23 and the p^++ type semiconductor regions 14.例文帳に追加

ｐ^＋＋型半導体領域１４は、凹部１０の側部および底部にも形成され、ｐ^＋＋型高濃度基板７に達し、ｎ^＋型エピタキシャル層８とｐ^＋＋型半導体領域１３とによるツェナー接合を表面電極２３およびｐ^＋＋型半導体領域１４を介してｐ^＋＋型高濃度基板７と導通させる。 - 特許庁

In the semiconductor light receiving element forming a PIN structure having a p-type semiconductor layer, a low resistance n-type semiconductor layer, and a high resistance n-type semiconductor layer; the high resistance n-type semiconductor layer is formed on the surface forming the p-type semiconductor layer so as to be surrounded in the p-type semiconductor layer.例文帳に追加

Ｐ型半導体層と、低抵抗Ｎ型半導体層と、高抵抗Ｎ型半導体層とを有してなり、ＰＩＮ構造が形成された半導体受光素子において、前記Ｐ型半導体層が形成された表面上に前記高抵抗Ｎ型半導体層が前記Ｐ型半導体層に囲まれるように形成する。 - 特許庁

An N type epitaxial layer 10 is formed on P type semiconductor substrates 8, 9 and a P type internal isolation region 1 is made through the N type epitaxial layer 10 in the center of the P type semiconductor substrate 8 until the bottom thereof reaches the P type semiconductor substrate 9 in order to separate the N type epitaxial layer 10 into inner and outer regions.例文帳に追加

Ｐ型半導体基板８，９上にＮ型エピタキシャル層１０を形成し、Ｎ型エピタキシャル層１０を貫通して底部がＰ型エピタキシャル装置９まで達する状態にＰ型半導体基板８の中央部付近にＰ型の内部分離領域１を設け、Ｎ型エピタキシャル層１０を内側領域と外側領域とに分離する。 - 特許庁

The semiconductor light emitting device comprises a P type semiconductor layer 11, an active layer 12 of InGaN/GaN and a P type semiconductor layer 13 formed sequentially on a sapphire substrate 10, and an N side reflection electrode 14 including a reflective layer 14b formed on the P type semiconductor layer 13 to come into ohmic contact therewith and reflecting emission light 50 from the active layer 12.例文帳に追加

半導体発光装置は、サファイアからなる基板１０の上に順次形成されたＰ型半導体層１１、ＩｎＧａＮ／ＧａＮからなる活性層１２及びＰ型半導体層１３と、Ｐ型半導体層１３の上に形成され、該Ｐ型半導体層１３とオーミック接触し且つ活性層１２からの発光光５０を反射する反射層１４ｂを含むＮ側反射電極１４とを有している。 - 特許庁

A method for measuring impurity distribution of a semiconductor device provided with a p-type semiconductor region and an n-type semiconductor region includes an observation step of acquiring an SEM image of an observation face including the p-type semiconductor region and the n-type semiconduction region while applying a reverse bias voltage to the p-type semiconductor region and the n-type semiconductor region.例文帳に追加

この不純物分布測定方法は、ｐ型半導体領域及びｎ型半導体領域を備える半導体装置の不純物分布を測定する方法であって、ｐ型半導体領域及びｎ型半導体領域に逆バイアス電圧を印加しつつ、ｐ型半導体領域及びｎ型半導体領域を含む観察面のＳＥＭ像を取得する観察工程を含む。 - 特許庁