「"interrupt-processing"」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The multiprocessor system is inhibited from performing interruption processing wherein when at least one of the unit processor P0 to P3 makes a request, an OS and a program control section 105 make only the unit processor having made the request interrupt processing being performed by the unit processor.例文帳に追加

このマルチプロセッサに対し、ＯＳ及びプログラム制御部１０５が、単位プロセッサＰ０〜Ｐ３の少なくとも一部の要求により、要求があった単位プロセッサにおいてのみ単位プロセッサで実行されている処理を中断させる中断処理を禁止する。 - 特許庁

Interrupt of processing is made by an image-forming device followed by tandem processing, and when the interrupt processing is ended, and the tandem printing is not completed, the sharing of the residual printing is recalculated while the image-forming device, which operates the interrupting processing is included, and the tandem processing can be continued.例文帳に追加

割り込み処理をタンデム印刷の従となる画像形成装置で行うと共に、割り込み処理が終了したとき、まだタンデム印刷が残っていたら、割り込み処理を行った画像形成装置も含めて、印刷残量を分担を再度計算し、タンデム処理を続行する。 - 特許庁

A method of handling an interrupt in a computer system, comprises steps of receiving the interrupt at the computer system, determining whether the interrupt is a selected interrupt, and performing interrupt processing not involving an operating system of the computer system, if the interrupt is a selected interrupt.例文帳に追加

コンピュータシステムでインタラプトを処理する方法は、コンピュータシステムで前記インタラプトを受信するステップと、インタラプトが選択されたインタラプトであるか否かを確認するステップと、インタラプトが選択されたインタラプトであった場合に、コンピュータシステムのオペレーティングシステムを含まないインタラプト処理を実行するステップとを有する。 - 特許庁

An interrupt processing apparatus 1 stores writing data to be output from a device 3 through PCI buses (L1 to L6), and writes the writing data in a memory 4 based on interrupt notification to be output from the device 3, and interrupt notification is operated to a CPU 5 after the end of writing.例文帳に追加

割り込み処理装置１はＰＣＩバス（Ｌ１〜Ｌ６）を介してデバイス３から出力される書き込みデータを格納し、デバイス３から出力される割り込み通知に基づいて前記書き込みデータをメモリ４に書き込み、書き込み終了後にＣＰＵ５へ割り込み通知を行う。 - 特許庁

In the exclusive control, if a processor "01" secondly performs exclusive control for a same address together with a processor "00" and an entry 00 has been locked already in a "lock-acquired-state", acquisition of lock is canceled and another process of higher priority such as interrupt processing is executed.例文帳に追加

この排他処理で、２番目にプロセッサ“０１”により、プロセッサ“００”と同一アドレスの排他制御が行われると、エントリ００がすでにロックされた「ロック取得状態」であれば、ロックの取得を中止し、他の割り込み処理など、より優先順位の高いプロセスの実行を行う。 - 特許庁

When the CPU 7 detects the input of the divided voltage through the interrupt processing or the like, the CPU 7 drives a reset drive coil 1cr of the latch relay 1 to throw changeover relay contacts 1A, 1B connected to common terminals 1Ac, 1Bc to the positions of reset terminals 1Aa, 1Ba thereby connecting the telephone set to the telephone line.例文帳に追加

ＣＰＵ７は該分圧電圧を割り込み処理等で検出すると、ラッチングリレー１のリセット駆動コイル１ｃｒを駆動し、ラッチングリレー１の切り替えリレー接点１Ａ，１Ｂの共通端子１Ａｃ，１Ｂｃをリセット端子１Ａａ，１Ｂａ側に接続し、電話機を電話回線に接続する。 - 特許庁

Moreover, although the IY register is updated by two different processing of the main processing and the INT interrupt processing, the IY register is updated by one command, it is possible to utilize effectively without making the update result meaningless regardless of the execution timing of both processing.例文帳に追加

また、ＩＹレジスタの更新は、メイン処理とＩＮＴ割込処理との２つの異なった処理で行われるが、その更新は１命令で行われるので、両処理の実行タイミングの如何に拘わらず、更新結果を無意味なのもとすることなく、有効に利用することができる。 - 特許庁

Since a processor is busy with processing due to occurrence of an unexpected interrupt immediately before the end point of time 43 of the processing of the module 3, the processing of the module 3 is not terminated at the timing 43 in normal processing, and is terminated at timing 44 after the end of interrupt processing.例文帳に追加

モジュール3の処理終了時点43直前で不測の割込みが発生してプロセッサがその処理に追われるため、正常処理時におけるタイミング43ではモジュール3の処理が終了せず、割込み処理が終了した後のタイミング44にてモジュール3処理を終了する。 - 特許庁

When an interrupt request is notified, an interrupt controller 8 notifies the CPU of execution of the interrupt processing and outputs a priority processing request signal PPR for requesting priority acceptance of the access request of the CPU to the bus access arbitration circuit 7.例文帳に追加

割り込みコントローラ８は、割り込み要求が通知されると、ＣＰＵに対して割り込み処理の実行を通知するとともに、当該ＣＰＵのアクセス要求を優先して受け付けることを要求する優先処理要求信号ＰＰＲをバスアクセス調停回路７に出力する。 - 特許庁

Although the IY register is updated by two different kinds of processing, that is, the main processing and the INT interrupt processing, the updating is performed in response to one instruction, so that updating result can be effectively utilized without making the updating meaningless regardless of execution timing of both kinds of processing.例文帳に追加

また、ＩＹレジスタの更新は、メイン処理とＩＮＴ割込処理との２つの異なった処理で行われるが、その更新は１命令で行われるので、両処理の実行タイミングの如何に拘わらず、更新結果を無意味なのもとすることなく、有効に利用することができる。 - 特許庁

In the game control processing, when a random delay time passes after the start of the 2ms timer interrupt processing, a latch circuit is made to latch counts of an external counter and a random 1 is generated, from the value latched, as the random number to judge whether the jackpot should be presented or not.例文帳に追加

遊技制御処理において、２ｍｓタイマ割込処理が起動された時点から、ランダムな遅延時間経過後に、ラッチ回路に外部カウンタのカウント値をラッチさせ、ラッチした値にもとづいて、大当りとするか否かを判定するための乱数であるランダム１を生成する。 - 特許庁

To provide a computer system capable of performing a normal system recovery by preventing data from being rewritten due to the initialization processing of a system by a watch dog timer or interrupt processing due to an interrupt signal in a device for performing a retry operation by returning to a check point.例文帳に追加

チェックポイントに戻ってリトライ動作を行う装置において、ウォッチドッグタイマによるシステムの初期化処理や、割り込み信号による割込み処理等によってデータが書き換えられることを防止し、正常なシステム回復を実現することができるコンピュータシステム等を提供する。 - 特許庁

The control means 140 monitors all copying systems 100, selects an image forming device 112 interruptible fastest to be an output destination of the interrupt copying and interrupts a present output of the selected image forming device 112 to start the output of the interrupt processing.例文帳に追加

制御手段１４０は、すべての複写システム１００を監視し、もっとも早く中断可能になった画像形成装置１１２を割り込み複写の出力先に選択し、選択された画像形成装置１１２での出力を中断し、割り込み処理の出力を開始させる。 - 特許庁

When instructed by the address monitoring part 51b to check data, a data determination part 51c, with a data pattern stored therein beforehand that may be transferred at the time of interrupt processing, compares the data received from the channel adapters 40-1 to 40-N with the data pattern, and determines whether there is an error occurrence.例文帳に追加

データ判定部５１ｃは、割り込み処理時に転送され得るデータのデータパターンをあらかじめ記憶しており、アドレス監視部５１ｂからデータチェックを指示されると、チャネルアダプタ４０−１〜Ｎから受信されたデータとデータパターンとを比較して、エラー発生の有無を判定する。 - 特許庁

To achieve both of the reduction of the number of control lines exclusive for an interrupt, and interrupt processing based on an input signal to require strict time management, for example, and also to adequately announce the presence/absence of the interrupt even when the exchange of data via a communication line is not required.例文帳に追加

例えば、割り込み専用の制御線の数を削減することと、厳密な時間管理が必要となるような入力信号に基づいた割り込み処理とを両立するとともに、通信線を介したデータの送受信が不要であっても割り込みの有無を適確に通知する。 - 特許庁

Then, when the communication is completed (S303) or the communication is not completed (S304) after waiting for a designated period of time, the port of micro-controller and the communication line are disconnected by the switching means and a further occurrence of interrupt processing to the port of the micro-controller is eliminated.例文帳に追加

その後、その通信が完了するか（Ｓ３０３）、所定時間の間待っていても通信が完了しない場合に（Ｓ３０４）、マイクロコントローラのポートと通信ラインとをスイッチ手段により切断して（Ｓ３０５）、それ以降のマイクロコントローラのポート割り込み処理の発生を無くす。 - 特許庁

An arithmetic processing means 5 is equipped with a timer function, but is configured to temporarily suspend the timer function by an interrupt processing and thereafter to again start the operation, whereby since the time width of the control signal is extended during the time of t1-t2, the frequency as an average is reduced.例文帳に追加

演算処理手段５は、タイマ機能を備えるが、割り込み処理によってタイマ機能を一時的に停止させて、その後再び動作を開始することができるように構成されており、時間ｔ１−ｔ２の間制御信号の時間幅が延伸されるので、平均値としての周波数が低減することになる。 - 特許庁

In copying a hierarchical structure object configured of the hierarchical structure of a plurality of unit objects, a CPU 11 of a server 1 executes unit processing for copying the unit objects for every path as the route of the hierarchical structure for every unit object successively from the low rank hierarchy, and accepts interrupt processing between respective pieces of the unit processing.例文帳に追加

サーバ１のＣＰＵ１１は、複数の単位オブジェクトの階層構造からなる階層構造オブジェクトをコピーする際に、階層構造の道筋であるパスの各々について単位オブジェクトをコピーする単位処理を、下位層から順に単位オブジェクト毎に実行し、各単位処理の間で割り込み処理を受け付ける。 - 特許庁

To perform the transmission of data easy and rich in flexibility without requiring hardware resources for providing a large number of timers and without frequently using interrupt processing for timer processing when transmitting the original data of low transmission rate through a high rate transmitting medium.例文帳に追加

高速伝送媒体を介して元来の伝送速度が遅いデータを送信する際において、多数のタイマーを設けるためのハードウェア資源を必要とすることがないとともに、タイマー処理のためのインタラプト処理を多用する必要がなく、容易かつ柔軟性に富んだデータの送信を行うことができるようにする。 - 特許庁

An operating time managing part 240 performs balance adjustment of the ratios of respective processing times of interrupt processing 500 and task processing 600 requested from both the inside and the outside of the storage system so as to converge within a prescribed range.例文帳に追加

動作時間管理部２４０は、ストレージシステムの内部及び外部の両方から要求される割込み処理５００及びタスク処理６００のそれぞれの処理時間の割合が所定の範囲内に収束するように、割込み処理５００及びタスク処理６００のそれぞれの処理時間の割合をバランス調整する。 - 特許庁

Further, the payoff control board H reads the prize ball number data stored in the prize ball management board S in the normal processing, whereby receipt of a prize ball command due to interrupt processing is not required, and the control program of the payoff control board H is simplified to reduce the cost of designing the control program.例文帳に追加

更に、払出制御基板Ｈは、通常の処理時に賞球管理基板Ｓに記憶される賞球数データを読み取ることで、割込処理による賞球コマンドの受信が不要になり、払出制御基板Ｈのの制御プログラムが簡易になり、制御プログラム等の設計にかかるコストを低減することができる。 - 特許庁

To provide a mixed mode symbol detecting device which is stably capable of interrupt-processing even if other interrupts of which the priority is high occur, without accompanying the speeding up of a clock frequency which causes the increase of consumption power, in a symbol detecting processing when a plurality of digital signals whose data rate are different, and analog signals are mixed.例文帳に追加

データレートが異なる複数のデジタル信号や、アナログ信号が混在する場合のシンボル検出処理において、消費電力が増大するクロック周波数の高速化を伴うことなく、優先度の高い他の割り込みが発生しても、安定した割り込み処理が可能な混合型シンボル検出装置を提供する。 - 特許庁

According to the operation of the game machine, in interrupt processing, a sub-CPU of a voice, lamp, and movable body control board executes light control processing concerning a decorative lamp, and voice control processing concerning a speaker every other control cycle (every 4 ms), and alternately executes the light control processing and voice control processing (see steps S16 to S20).例文帳に追加

音声・ランプ・可動体制御基板のサブＣＰＵは、割り込み処理において、装飾ランプに関する光制御処理及びスピーカに関する音声制御処理を１制御周期おき（４ｍｓ毎）に実行して、光制御処理及び音声制御処理を交互に実行するようにした（ステップＳ１６〜ステップＳ２０参照）。 - 特許庁

To provide an interrupt signal accepting device and method for efficiently accepting an interrupt signal to request the wake-up processing of a CPU in a sleep mode, and for surely executing restoration processing and normal interrupt processing in electronic equipment equipped with a CPU having a sleep mode function.例文帳に追加

スリープモード機能を有するＣＰＵを備えた電子機器において、スリープモード中のＣＰＵのウェィクアップ処理を要求する割込み信号を、効率的に受け付け、かつ確実に復帰処理および通常割込み処理が実行可能な、割込み信号受け付け装置および割込み信号受け付け方法を提供する。 - 特許庁

When a remote service call occurs in a PE1A, a processing request is transmitted from a message transmission section 12A to a message reception section 9B via a message communication mechanism 5, and an interrupt request is transmitted from a routine 13A for starting interrupt to an interrupt processing routine 8B via interrupt mechanisms 4A and 4B, PE1B, and OS6B.例文帳に追加

ＰＥ１Ａでリモートサービスコールが発生すると、処理要求がメッセージ送信部１２Ａからメッセージ通信機構５を介してメッセージ受信部９Ｂに伝達され、割り込み要求が割り込みをかけるルーチン１３Ａから割り込み機構４Ａ、４Ｂ、ＰＥ１Ｂ、ＯＳ６Ｂを介して割り込み処理ルーチン８Ｂに伝達される。 - 特許庁

An interrupt request delay control circuit 126 is provided which delays the timing of output of a signal level indicating the interrupt requested state to an external interrupt control circuit 114 of an MPU 110 by a prescribed time, and an external interrupt request is delayed to alternately execute external interrupt processing and the main routine.例文帳に追加

ＭＰＵ１１０の外部割り込み制御回路１１４に対する割り込み要求ありの状態を示す信号レベルを出力するタイミングを所定の時間だけ遅延させる割り込み要求遅延制御回路１２６を設け、外部割り込み要求の遅延を行うようにして外部割り込み処理の実行とメイン・ルーチンの実行とが交互に行えるようにしたもの。 - 特許庁

The interruption processing device is equipped with: a registration part 9 which determines the execution time of interruption processing, associates the content of interruption processing with execution time, and registers it in a callout table 11; and an execution part which refers to the callout table and executes interruption processing by any one of the plurality of processors when the present time becomes the execution time of the interrupt processing.例文帳に追加

割り込み処理の実行時刻を決定し、前記割り込み処理の内容を実行時刻と対応付けてコールアウトテーブル１１に登録する、登録部９と、前記コールアウトテーブルを参照し、現在時刻が前記割り込み処理の実行時刻になった場合に、前記割り込み処理を、複数のプロセッサのうちのいずれかにより実行させる、実行部とを具備する。 - 特許庁

The timer part 15 notifies the interrupt control part 14 of a given time interval by means of a timer interrupt signal TI, and the output control part 140 sets an L value in the interrupt notification signal line 13 to notify an interrupt only when requesting timer interrupt processing from a central processing part 10 in response to the value of the timer interrupt signal TI.例文帳に追加

タイマ部１５は、割込制御部１４に対して所定の時間間隔をタイマ割込信号ＴＩにより通知し、出力制御部１４０は、タイマ割込信号ＴＩの値に応じて、タイマ割込処理を中央処理部１０に対して要求する場合にのみ、割込通知信号線１３の値を「Ｌ」にセットして割込通知を行う。 - 特許庁

The interrupt control circuit 101 compares the interrupt priority level of the interrupt request in an interruption standby status with the interrupt priority level of the current interrupt operation under processing, and issues an interrupt processing request by giving priority to an interrupt request whose interrupt priority level is higher than the interrupt priority level of the current interrupt operation under processing changed to a low level.例文帳に追加

割り込み制御回路１０１は、割り込み待ち状態となっている割り込み要求の割り込み優先レベルと現在処理中の割り込み動作の割り込み優先レベルとを比較して、低いレベルに変更された現在処理中の割り込み動作の割り込み優先レベルより高い割り込み要求を優先して割り込み処理要求を出す。 - 特許庁

When an interrupt occurs during the automatic writing or automatic erasure, a microcomputer with a built-in nonvolatile semiconductor memory temporarily stops automatic writing or automatic erasure by using a microcomputer interrupt request signal as an input from the outside equipment which controls the automatic writing and automatic erasure processing of the flash memory, and automatically performs an operation that receives interrupt processing.例文帳に追加

フラッシュメモリの自動書き込み、自動消去処理を制御する外部からの入力としてマイコンの割り込み要求信号を用いることにより、自動書き込みや自動消去中に割り込みが発生すると自動書き込み、自動消去を一時中断し、割り込み処理を受け付けるといった作業を自動で行うことができる不揮発性半導体メモリ内蔵のマイクロコンピュータを提供する。 - 特許庁

In update processing started in 10mS timer interrupt processing during recording operation of information to the optical disk, a CPU 40 updates one by one a plurality of pulse width setting information stored in a pulse width setting register of a laser control circuit and a plurality of driving current setting information stored in a driving current setting register to setting values suitable for present recording speed by serial transmission (steps 501, 503).例文帳に追加

ＣＰＵ４０は、光ディスクへの情報の記録動作中に１０ｍＳのタイマ割り込み処理の中で起動される更新処理において、レーザ制御回路のパルス幅設定レジスタに格納されている複数のパルス幅設定情報及び駆動電流設定レジスタに格納されている複数の駆動電流設定情報を１つずつ、シリアル伝送によって現在の記録速度に適切な設定値にそれぞれ更新する（ステップ５０１、５０３）。 - 特許庁