「でんかいこうかとらんじすた」に関連した英語例文の一覧と使い方(113ページ目) - Weblio英語例文検索

基板上に少なくともソース領域およびドレイン領域に接続するチャネル領域と、該チャネル領域にゲート絶縁膜を介して対峙するゲート電極とを備える薄膜トランジスタの製造方法において、前記ゲート絶縁膜の形成工程は、前記基板２０５をプラズマ発生させるための電極２０３上に押さえ部材２０６により固定した状態で、プラズマ化学気相堆積法によりシリコン酸化物を形成する。例文帳に追加

In the method of manufacturing a thin film transistor having a channel region connected to at least a source region and a drain region and a gate electrode opposite to the channel region through a gate insulation film on a substrate, the process of forming the gate insulation film is to form a silicon oxide by the plasma chemical vapor deposition method with the substrate 205 fixed by a retaining member 206 above plasma generating electrodes 203. - 特許庁

ＳＴＩ法（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）を用いた素子分離において、トレンチコーナー部の応力緩和を、アクティブ領域の面積及びトランジスタ幅を減少させること無く実施でき、或いは、半導体基板または半導体基板と導電型が逆タイプのウエルの抵抗を安定に形成できる半導体装置の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor device which can conduct stress relaxation at trench corners without reducing the area of an active region or the transistor width or stably form the resistance of a semiconductor substrate or a well of opposite conductivity type from that of the semiconductor substrate, in element isolation using an STI (shallow trench isolation) method. - 特許庁

表面シリコン原子の再配列によって形成した複数のステップ１１およびテラス１２を有するミスオリエンテーション基板１０を用いて、その基板１０のテラス１２上にエピタキシャル成長させた極薄の結晶質二酸化シリコン膜１５をゲート絶縁膜としてＭＯＳ電界効果型トランジスタを構成する。例文帳に追加

With the use of a mis-orientated wafer 10 with a plurality of steps 11 and terraces 12 formed by rearranged surface silicon atoms, a MOS field-effect transistor is structured with a very thin crystalline silicon dioxide film 15 which is grown epitaxially on the terrace 12 of the wafer 10 as a gate insulating film. - 特許庁

コンバータ１およびインバータ３の少なくとも直流負母線側に配置される並列接続の複数の単位トランジスタ素子（３ＵＮ１，３ＵＮ２）のエミッタ端子とそれに対応する単位コンデンサの直流負側主回路端子とを、ほぼ均等な幅と厚みを持つ接続導体（１３）によって接続する。例文帳に追加

Each of emitter terminals of a plurality of parallel-connected unit transistor devices (3UN1, 3UN2) disposed on at least DC negative bus-bar side of a converter 1 and an inverter 3 and DC negative side main-circuit terminal of a unit capacitor corresponding to it are connected to each other through a connection conductor (13) with roughly even width and thickness. - 特許庁

ＡＧＣループのコントロール電圧を測定する高周波信号パワー測定装置において、ＰＩＮダイオード３，４と固定抵抗５，６で構成した減衰量可変アッテネータの減衰量コントロールをトランジスタ差動アンプで行なうことにより測定信号レベルによらず均一な分解能の測定を実現する。例文帳に追加

In this high frequency signal power measuring instrument for measuring the control voltage of an AGC loop, the measurement of uniform resolution is realized without depending on a measurement signal level in such a manner that a transistor differential amplifier performs attenuation quantity control of an attenuation quantity variable attenuator consisting of PIN diodes 3 and 4 and fixed resistances 5 and 6. - 特許庁

第１方向に形成されたアクティブエリア１１と、アクティブエリア１１上に形成され、抵抗値の変化によってデータを記憶するＭＴＪ素子１２と、ＭＴＪ素子１２の両側のアクティブエリア１１上に、第１方向と直交する第２方向に形成されたセルトランジスタＴ１，Ｔ２のゲート電極（ワード線ＷＬ）とを備える。例文帳に追加

The magnetic memory device includes an active area 11 formed in a first direction; an MTJ element 12, formed on the active area 11 and storing data by a change in the resistance value; and a gate electrode (word line WL) of cell transistors T1 and T2, formed on the active area 11 on both sides of the MTJ element 12 in a second direction orthogonal to the first direction. - 特許庁

複合ＩＣ１０は、その島領域内に設けられており、ＬＤＭＯＳトランジスタ２０のドリフト領域２２の側面及び／又はソース領域２６とドリフト領域２２の間のボディ領域２８の側面に第２側壁酸化膜６４を介して対向する第２埋込み導電体６２を有するトレンチ部６０を備えている。例文帳に追加

The compound IC 10 is provided with trench portions 60 which are provided in the island region and each of which includes a second embedded conductor 62 opposite to a side of a body region 28 between a side of a drift region 22 of the LDMOS transistor 20 and/or a source region 26, and the drift region 22, through a second side wall oxidation film 64. - 特許庁

信号電荷を蓄積するフローティングディフュージョン部と、前記フローティングディフュージョン部にゲート電極が電気的に接続されるトランジスタを含み、前記フローティングディフュージョン部の電位変化に応じた信号を出力する出力回路とを備え、前記出力回路の接続配線が、前記ゲート電極の端部を含み前記フローティングディフュージョン部に開口するように形成されたコンタクトホールと、前記コンタクトホール内で、前記フローティングディフュージョン部から前記ゲート電極に這い上がるように形成され、前記ゲート電極と前記フローティングディフュージョン部とを電気的に接続する金属シリサイド膜を備えたことを特徴とする。例文帳に追加

Connection wiring of the output circuit has a contact hole formed to be opened in the floating diffusion part including an end part of the gate electrode and a metallic silicide film which is formed to creep up from the floating diffusion part to the gate electrode and electrically connects the gate electrode and the floating diffusion part. - 特許庁

従来の共通基板上へのデバイスの並置構成は、電流通路の寄生のインダクタンス、抵抗、及びパッケージの放熱要件を増大し、製造コストも増大するため、III−窒化物又は他のIII−V族トランジスタをIV族ダイオードと一体化するコンパクトでコストエフェクティブなパッケージングを提供する。例文帳に追加

To provide a compact and cost-effective packaging for integrating III-nitride or other group III-V transistors with group IV diodes, in contrast to conventional side-by-side placement of devices on a common substrate which increases parasitic inductance and resistance in current paths and also increases thermal dissipation requirements of a package as well as manufacturing costs. - 特許庁

そして、ＭＯＳトランジスタ１０５ａ、１０５ｂのそれぞれのゲート端子ｇ１、ｇ２を互いに接続するとともに、その接続ノードＮ１が、容量素子１０４ａを介して配線ノードＮ３に接続され、容量素子１０４ｂを介してノードＮ４に接続され、抵抗素子を１０８介して基準電源ＧＮＤに接続されるように構成する。例文帳に追加

Then, gate terminals g1, g2 of the MOS transistors 105a, 105b are connected to each other, and a connection node N1 thereof is connected to a wiring node N3 through a capacitive element 104a, connected to the node N4 through a capacitive element 104b, and connected to the reference power source GND through a resistance element 108. - 特許庁

一実施形態による基板処理ツールは、基板処理領域を画成する本体、基板処理領域内に基板を支持するように適応された基板支持体、この基板支持体から離間され、基板支持体上に配置された基板へ紫外線を伝送するように構成された紫外線ランプ、及び上記紫外線ランプ又は基板支持体の少なくとも一方を互いに対して少なくとも１８０度回転させるように作動的に結合されるモータを備える。例文帳に追加

The substrate treatment tool by one embodiment includes a main body delineating a substrate treatment region, a substrate support adapted to support the substrate within the substrate treatment region, a UV lamp constituted to transmit the UV rays to the substrate arranged on the substrate support, and a motor coupled operatively so as to rotate at least either of the UV lamp or the substrate support at least 180° with each other. - 特許庁

自発光素子を具備する複数の副画素を含む画素と、前記副画素の各々に備えられた、少なくともチャンネル領域を有する半導体活性層を具備し、前記自発光素子に電流を供給するために前記自発光素子に接続されてなる、駆動用薄膜トランジスタ（２０ｒ、２０ｇ、２０ｂ）とを含むフラットパネルディスプレイであって、前記半導体活性層のチャンネル領域が、少なくとも２つの前記副画素に関して相異なる方向に配置されてなることを特徴とするフラットパネルディスプレイである。例文帳に追加

The channel regions of the semiconductor active layers are arranged in the mutually different directions regarding at least two sub-pixels. - 特許庁

サリサイド形成過程において、フローティングディフュージョン２０３と増幅トランジスタ１０４のゲート電極１０４ｇとを接続する検出用配線２１７を、サリサイド形成過程に発生する非シリコン表面上のシリサイド化反応していない高融点金属材料を利用して形成する。例文帳に追加

In a salicide formation process, a detecting wiring line 217 for connecting a floating diffusion 203 and a gate electrode 104g of an amplification transistor 104 is formed in the form of a high-melting-point metallic material not reacting with the silicide reaction on a non-silicon surface generated in the salicide formation process. - 特許庁

実質的に直線状のゲート電極パターン１０１、１０１′を備えたレティクルパターン１１０を用いてリソグラフィ工程を行うに際して、レティクルパターンのトランジスタ領域間にはコンタクト領域を少なくとも一部配置される凸部１００を直線状のゲート電極パターンの長辺のほぼ中央に形成し、且つ凸部とは反対側の辺に少なくとも前記凸部の突出する辺のすべてが対向するように凹部を形成する。例文帳に追加

In a lithographic process using a reticle pattern 110 having substantially linear gate electrode patterns 101, 101', protrusions 100 where contact regions are disposed at least partly are formed at approximately the centers of the long sides of the linear gate electrode patterns between transistor regions of a reticle pattern, and recesses are formed on the opposite side to the protrusions so that at least the protruding sides of the protrusions all face opposite. - 特許庁

電界効果トランジスタは、基板１１の上に形成された第１の窒化物半導体層１３と、第１の窒化物半導体層１３の上に形成され、第１の窒化物半導体層１３と比べてバンドギャップが大きい第２の窒化物半導体層１４と、第２の窒化物半導体層１４の上に形成された結晶性の窒化シリコンからなる第１の絶縁膜１５と、第１の絶縁膜１５の上に形成された第２の絶縁膜１６とを備えている。例文帳に追加

The field effect transistor includes: a first nitride semiconductor layer 13 formed on a substrate 11; a second nitride semiconductor layer 14 formed on the first nitride semiconductor layer 13 with a larger band gap compared to the first nitride semiconductor layer 13; a first insulating film 15 composed of a crystalline silicon nitride and formed on the second nitride semiconductor layer 14; and a second insulating film 16 formed on the first insulating film 15. - 特許庁

液晶装置１００では、支持基板１０ｄにおいて、走査線３ａ、容量線５ｂ、データ線６ａおよび電界効果型トランジスタ３０が形成されている格子状の非表示領域１００ｃの幅方向の両端部に沿って、支持基板１０ｄに対して垂直な側部遮光層７ａが形成されている。例文帳に追加

A liquid crystal device 100 has a side light shield layer 7a perpendicular to a support substrate 10d, formed along both width-directional ends of a lattice-shaped non-display area 100c where a scan line 3a, a capacitance line 5b, a data line 6a and a field effect transistor 30 are formed on the support substrate 10d. - 特許庁