「でんかいこうかとらんじすた」に関連した英語例文の一覧と使い方(112ページ目) - Weblio英語例文検索

半導体集積回路のウェハ状態試験工程５での静止状態電流試験によって良否判定を行う検査方法で、その良否判定基準となる基準電流値を基礎特性測定工程２でのトランジスタの特性値を基に製品ごとに決定して判定を行うことを特徴とする。例文帳に追加

The testing method for making the determination of good or no-good by means of a current test in static state in a wafer level testing step 5 of the semiconductor integrated circuit is characterized in that the reference current value for judging soundness is determined for each product on the basis of characteristic values of a transistor in a basic characteristics measurement step 2 for determination. - 特許庁

上下に二つのキャリア供給層３ａ、３ｂで挟まれたチャネル層５を有するダブルヘテロ構造の電界効果トランジスタにおいて、上側のキャリア供給層３ａのドーピング濃度を下側のキャリア供給層３ｂのドーピング濃度の２〜４倍の範囲内することにより、より高い電子移動度が得られる。例文帳に追加

In the field effect transistor of the double-hetero structure including channel layers 5 sandwiched in the upper and lower portions by a couple of carrier supplying layers 3a, 3b, higher electron mobility can be attained by setting doping concentration of the upper carrier supplying layer 3a to 2 to 4 times the doping concentration of the lower carrier supplying layer 3b. - 特許庁

結晶方位の＋ｃ方向にＡｌ_ｘＧａ_１−ｘＮ層、ＧａＮ層、Ａｌ_ｙＧａ_１−ｙＮ層の順に積層されており、ｘ≧ｙにすることにより空乏化しているダブルヘテロ構造からなるチャンネルをゲート部に有することを特徴とする窒化物半導体電界効果トランジスタによって解決される。例文帳に追加

The nitride semiconductor field-effect transistor has at its gate a channel comprising a double heterostructure which has an Al_xGa_1-xN layer, a GaN layer, and an Al_yGa_1-yN layer laminated in order in a +c direction of crystal orientation and is depleted by setting (x) and (y) in a relation of x≥y. - 特許庁

又、ストリップ導体２にて構成された回路パターン上に電界効果トランジスタ３をフリップチップ実装することで構成される広帯域アンプ１００の上記ストリップ導体２をトリミングすることで、上記広帯域アンプ１００の特性インピーダンスを調整し、帯域内におけるゲイン及び群遅延特性を調整する。例文帳に追加

The gain and group delay characteristic of the amphfier 100 constituted by flip-chip mounting the transistor 3 on the circuit pattern constituted of the strip conductors 2 in a band are adjusted by adjusting the characteristic impedance of the amplifier 100 by trimming the strip conductors 2. - 特許庁

バイポーラトランジスタは、コレクタとして機能するＳｉ単結晶層３と、Ｓｉ単結晶層３の上に形成された単結晶のＳｉ／ＳｉＧｅＣ層３０ａ及び多結晶のＳｉ／ＳｉＧｅＣ層３０ｂと、エミッタ開口部を有する酸化膜３１と、エミッタ電極５０と、エミッタ層３５とを備えている。例文帳に追加

The bipolar transistor comprises: a Si single crystal layer 3 functioning as a collector; a monocrystalline Si/SiGeC layer 30a and a polycrystalline Si/SiGeC layer 30b formed on the Si single crystal layer 3; an oxide film 31 having an emitter aperture; an emitter electrode 50; and an emitter layer 35. - 特許庁

バイポーラトランジスタは、コレクタとして機能するＳｉ単結晶層３と、Ｓｉ単結晶層３の上に形成された単結晶のＳｉ／ＳｉＧｅＣ層３０ａ及び多結晶のＳｉ／ＳｉＧｅＣ層３０ｂと、エミッタ開口部を有する酸化膜３１と、エミッタ電極５０と、エミッタ層３５とを備えている。例文帳に追加

A bipolar transistor is provided with an Si single crystal layer 3 functioning as a collector, a single crystal Si/SiGeC layer 30a and a polycrystalline Si/SiGeC layer 30b formed on the Si single crystal layer 3, an oxide film 31 having an emitter opening part, an emitter electrode 50, and an emitter layer 35. - 特許庁

５０ｍｍの直径を有し、１０μｍ以上の反りを有する半導体基板１の上に形成された半導体変調素子であって、半導体よりなるチャネル２と、チャネル２にオーミック接触するソース電極３およびドレイン電極４と、チャネル２上に形成された第１のゲート電極５および第２のゲート電極６とを有するデュアルゲート構造の電界効果トランジスタで構成されていることを特徴とする半導体変調素子を構成する。例文帳に追加

The semiconductor modulator element formed on a semiconductor substrate 1 having a diameter of 50 mm and a warp of 10 μm or more is composed of a field effect transistor having a dual gate structure having a semiconductor-made channel 2, a source electrode 3 and a drain electrode 4 ohmically contacted with the channel 2, and a first and second gate electrodes 5, 6 formed on the channel 2. - 特許庁

電子ペーパーの製造方法は、電子ペーパー支持フィルム７を両面粘着テープ５で支持板６に仮固定した状態で、該電子ペーパー支持フィルム７上に薄膜トランジスタ８を形成してドライバ層を得、さらに、該ドライバ層上に画像表示機能を有する表示層９を貼り合わせる電子ペーパー形成工程を有する。例文帳に追加

This electronic paper manufacturing method has an electronic paper formation process in which a thin film transistor 8 is formed on an electronic paper support film 7 to obtain a driver layer while temporarily fixing the electronic support film 7 on a support plate 6 by a double-sided adhesive tape 5, and further a display layer 9 having an image display function is adhered on the driver layer. - 特許庁

キャリアが走行するチャネル層と、該チャネル層にキャリアを供給するキャリア供給層と、該チャネル層を平坦化するためのバッファ層とを少なくとも有する電界効果トランジスタにおいて、該バッファ層と該チャネル層との間に該バッファ層よりもバンドギャップが大きい挿入層を設ける。例文帳に追加

In a field effect transistor which has at least a channel layer for traveling of carrier, a carrier supply layer for supplying carrier to the channel layer and a buffer layer for flattening the channel layer, an insertion layer whose band gap is larger then that of the buffer layer is provided between the buffer layer and the channel layer. - 特許庁

正弦振幅コンバータ（「ＳＡＣ」）ＶＴＭは、トランスを含む共振回路の共振に変換周波数を固定し、補完１次スイッチ、バランススイッチ、及び高変換デューティサイクルを用い、１次ＺＶＳ及び２次ＺＶＳ及びＺＣＳ、低Ｑ、及び低外形コア構造を用い、４００ワット／立方インチより大きい電力密度及び９５％の有効性を示す。例文帳に追加

A sine-wave amplitude converter ("SAC")VTM locks the conversion frequency to resonance of a resonant circuit including a transformer; uses complementary primary switches, balanced switching, and a high conversion duty cycle; may use primary ZVS and secondary ZVS and ZCS, low Q, and a low profile core structure; and may exhibit greater than 400 Watts/cubic-inch power density and 95% efficiency. - 特許庁

Ｗｅｂ上のコンテンツを再構築してユーザによるＵＲＬなどの入力操作無しに閲覧表示する仕組みにおいて、特にページ再構築の効率を向上させてシステムの負荷を軽減できるＷｅｂ対応電子機器装置を提供する。例文帳に追加

To provide a Web-adaptable electronic device especially improving efficiency of page reconstruction to reduce a load on a system, in the system reconstructing contents on a Web to execute browsing display without requiring input operation of a URL or the like to a user. - 特許庁

半導体デバイス製造のトランジスタ形成工程に用いられる高誘電率絶縁材料を選択的に、かつ効率よくエッチングし、さらにエッチングが困難である高誘電率絶縁材料に対しても短時間で容易にエッチングできる半導体表面処理剤及びそれを用いた半導体デバイスの製造方法を提供する。例文帳に追加

To provide a semiconductor surface treatment agent along with a manufacturing method of a semiconductor device using the same, capable of selectively and efficiently etching the insulating material of high dielectric ratio which is used in a transistor formation process in manufacturing a semiconductor device, and also capable of easily etching, in a short time, such insulating material of high dielectric ratio as is difficult to be etched. - 特許庁

複数のメモリセルは１以上のブロックに分割され、各ブロック内のメモリセルは、同一の半導体基体１０上に設けられ、ソース１４ａ・ドレイン１４ｂ、浮遊ゲート１６および制御ゲート１８を有する電界効果トランジスタによりそれぞれ構成され、それらのソースが互いに電気的に接続されるように共通に繋がっている。例文帳に追加

Plural memory cells are divided into blocks of one or more, memory cells in each block are provided on the same semiconductor substrate 10, and a memory cell is composed of a field effect transistor having a source 14a, a drain 14b, a floating gate 16, and a control gate 18, and their sources are commonly coupled so as to be connected electrically. - 特許庁

例えばメモリセル１００に情報を書き込む場合、このメモリセル１００のセルトランジスタ８００のゲートに接続されたワード線２００の電圧のみを上昇させると共に、その書込対象のメモリセル１００が属する列に沿ったＢＬＣ線４０またはＢＬＴ線５０の電圧を選択的に複数の異なるレベルへと上昇させる。例文帳に追加

When information is to be written on a memory cell 100 for example, only voltage on a word line 200 connected with a gate of the cell transistor 800 of the memory cell 100 is heightened, and at the same time, voltage on a BLC line 40 or on a BLT line 50 along a column containing the memory cell 100 for writing is selectively heightened to a plurality of mutually different levels. - 特許庁

基板上の下地となる酸化珪素膜又はゲイト絶縁膜となる酸化珪素膜を形成し、その酸化珪素膜を大気に曝すことなく、それに接して非晶質珪素膜を形成し、その非晶質珪素膜を熱処理し、結晶性珪素膜を形成し、その結晶性珪素膜をパターニングし、チャネル形成領域が形成される半導体層を形成して、絶縁ゲイト型電界効果トランジスタを作製する。例文帳に追加

An insulated gate field effect transistor is fabricated by forming an underlying silicide film or a gate insulation film on a substrate, forming an amorphous silicon film in contact therewith without exposing the film to the atmosphere, heat treating the amorphous silicon film to form a crystalline silicon film, and patterning the crystalline silicon film to form a semiconductor layer for forming a channel forming region. - 特許庁

液晶ＬＣを介して対向配置される基板ＳＵＢのうち一方の基板の液晶側の面の各画素領域に、透光性の画素電極ＰＸと、その下層に有機材料からなる第１絶縁膜を介して配置される光反射膜と、この光反射膜の下層に少なくとも有機材料層を有してなる第２絶縁膜を介して配置される薄膜トランジスタＴＦＴとを備え、前記光反射膜は隣接する他の画素領域の光反射膜と共通に接続されて形成され、かつ、前記画素電極は前記反射膜の開口部を通して前記第１絶縁膜および第２絶縁膜に貫通して形成されたコンタクトホールＣＨによって前記薄膜トランジスタと電気的に接続されている。例文帳に追加

The light reflection film is formed to be commonly connected to the reflection films of other adjacent pixel areas and the pixel electrode is electrically connected to the thin film transistor by a contact hole CH formed by penetrating the first and the second insulating films through the aperture part of the reflection film. - 特許庁

また、トランジスタの接合層コンタクトで接合層にドーピングされたドーパントをポリシリコン膜２１にドーピングさせて使用する場合、後続の工程時にポリシリコン膜内にドーピングされたドーパントが接合層１２に広がってコンタクトホール形成時の過度蝕刻にともなう接合層の深さの減少、コンタクトホールの形成時の誤整列等による接合漏洩電流問題を補償できる。例文帳に追加

When a polysilicon film 21 is doped with a dopant that diffuses into the junction layer of the transistor, dopant diffused into a polysilicon film spreads into a junction layer 12 in a subsequent process, whereby a reduction in depth of the junction layer caused by overetching at the formation of a contact hole and a junction leakage current caused by misalignment at the formation of a contact hole can be compensated. - 特許庁

これにより、出力端子に特性インピーダンスが７５Ω以下である伝送ケーブルに直接接続できるとともに、出力部の低出力インピーダンスのＭＯＳトランジスタに流れる電流を外部の抵抗で消費させ、かつ、出力信号を取り出す時のみスイッチをオンさせるので固体撮像素子の発熱を抑制することができる。例文帳に追加

The transmission cable with a characteristic impedance of 75Ω or less is connected directly to the output terminal thereby, a current sending to the MOS transistor of the low output impedance of the output portion is consumed by an external resistance, and the heating of the solid imaging element is controlled because the switch is turned on only when an output signal is taken out. - 特許庁

この点灯装置５０は、整流平滑回路１００、フィルタ回路１１０、トランジスタＱ１，Ｑ２を有するインバータ回路１２０、共振回路１３０、正温度特性抵抗素子を有する予熱回路１４０等を備え、これら回路は絶縁基板に実装されている複数の電子部品から構成されている。例文帳に追加

This lighting device 50 is equipped with a rectifying and smoothing circuit 100, a filter circuit 110, an inverter circuit 120 having transistors Q1, Q2, a resonance circuit 130, a preheating circuit 140 having a positive temperature characteristic resistive element, and the like, and this circuit is composed of a plurality of electronic components mounted to an insulating substrate. - 特許庁

ランプが安定点灯状態にあるときに一対の主電極６Ｒ、６Ｌが対向して配置される発光管２の発光部３の内面における最低温度を未蒸発の水銀が溜まらない程度の温度に保持するヒータ４が設けられている。例文帳に追加

A heater 4 is provided for maintaining a minimum temperature in an inner face of the light emitting part 3 of the arc tube with a pair of the main electrodes 6R and 6L arranged facing each other at a temperature preventing accumulation of non-evaporated mercury when the lamp is in a stable lighted state. - 特許庁

低雑音増幅回路１１は低雑音を実現すべく、高周波用の整合回路ＭＣ１、コイルＬ１、及びバイアス部（抵抗Ｒ１１を介してバイアス電圧Ｂias１をＮＭＯＳトランジスタＭ１のゲートに付与する部分）を設けている。例文帳に追加

For lower noise, the low-noise amplifying circuit 11 is provided with a matching circuit MC1 for high frequency, a coil L1, and a bias part (a part for applying a bias voltage Bias1 to the gate of the NMOS transistor M1 through a resistance R11). - 特許庁

トランジスタＴｒ１は、ベースおよびコレクタが、入力端子１０１が入力部１１を介して第１の直流電源に接続されているシリーズレギュレータ１０の出力端子１０２に接続され、エミッタが抵抗素子Ｒ１を介して出力部１３に接続されている。例文帳に追加

As for a transistor Tr1, a base and collector are connected to an output terminal 102 of a series regulator 10 whose input terminal 101 is connected through an input part 11 to a first DC power source, and an emitter is connected through a resistance element R1 to an output part 13. - 特許庁

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。例文帳に追加

The field-effect transistor (142) includes a p-type low concentration region 110 formed over a surface of a substrate (102), an n-type drain-side diffusion region 112 and an n-type source-side diffusion region 114 formed over a surface of the p-type low concentration region 110, an element isolation insulating layer 132, and an element isolation insulating layer 134. - 特許庁

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。例文帳に追加

The field-effect transistor (142) includes a p-type low concentration region 110 formed on a surface of a substrate (102), an n-type drain side diffusion region 112 and an n-type source side diffusion region 114 arranged on a surface of the p-type low concentration region 110, and an element isolation insulating film 132 and an element isolation insulating film 134. - 特許庁

ソレノイド３１３の駆動初期状態ではコンデンサ３１２の出力電圧Ｖｐの上限値Ｖａ（高電圧）から下限値Ｖｂ（低電圧）に至る放電期間に対応して高トルクＮａ動作とし、かつ、ソレノイド３１３のプランジャー３１３ｃ吸引後の駆動後期状態ではコンデンサ３１２の出力電圧の下限値Ｖｂに対応して低トルクＮｂを保持するように、制御信号３１７に基づく第１の駆動制御を行い、さらに、プランジャー３１３ｃを吸引しない駆動停止期間では出力電圧Ｖｐの下限値Ｖｂから上限値Ｖａへ至る充電期間に対応してトルクを発生しないように、制御信号３１７に基づく第２の駆動制御を行う。例文帳に追加

At a drive halt period when the plunger 313c is not sucked, a second drive-control is carried out based on the control signal 317 not to obtain torque corresponding to the charging period from the lower limit V_b of the output voltage V_p to the upper limit V_a. - 特許庁

Ｐ形およびＮ形の四端子二重絶縁ゲート電界効果トランジスタを用い、それぞれのドレインを共通接続して出力端子とし、それぞれの第一のゲートを接続して第一の入力端子とし、それぞれの第二のゲートを接続して第二の入力端子とするＣＭＯＳ増幅器を構成する。例文帳に追加

In the CMOS amplifier, p-type and n-type four-terminal double insulation gate field effect transistors are used, and each drain is connected in common and used as an output terminal; while respective first gates are connected and used as a first input terminal, and respective second gates are connected and used as a second input terminal. - 特許庁

そのための本発明は、キャリア増幅器及び第１及び第２のピーク増幅器を含む高周波用３ステージ窒化ガリウム系高電子移動度トランジスタドハティ電力増幅器において、前記キャリア増幅器と第１及び第２のピーク増幅器に入力信号を分配するための１０ｄＢ電力分配器；前記キャリア増幅器の入力電力を調整するための第１の経路部；及び広い出力電力範囲で高い効率を維持させるための第２の経路部を含むことを特徴とする。例文帳に追加

The three-stage GaN HEMT Doherty power amplifier for high frequency applications including a carrier amplifier and first and second peaking amplifiers includes: a 10-dB power divider for dividing an input signal to the carrier amplifier and the first and second peaking amplifiers; a first path section for controlling input power of the carrier amplifier; and a second path section for maintaining high efficiency in a wide output power range. - 特許庁

高周波半導体素子に用いられるＨＢＴ等のバイポーラトランジスタのエミッタ電極につながる配線を左右または列間方向に延ばして、エミッタ列の一番端にあるＴＲＳからの熱を有効に素子内に拡散させることにより、ＴＲＳ内の単独熱抵抗を低減して破壊耐圧を向上させる。例文帳に追加

Wiring for connecting to the emitter electrode of a bipolar transistor, such as an HBT that is used for a high-frequency semiconductor device, is extended in the right and left directions or in a direction between rows, and heat from a TRS at the end of an emitter row is diffused effectively in the device, thus reducing single heat resistance in the TRS, and hence improving the breakdown voltage. - 特許庁

ＩｎＧａＡｓを主要な材料とするチャネル層と、ＡｌＧａＡｓを主要な材料とするショットキー層と、ＩｎＧａＰを主要な材料とするストッパ層と、ショットキー層の表面を露出するリセスを挟んで配置された第１領域と第２領域とを含むキャップ層と、キャップ層の上に設けられたソース／ドレイン電極と、リセスによって露出されたショットキー層の表面に設けられたゲート電極とを具備する電界効果トランジスタを構成する。例文帳に追加

The field-effect transistor includes a channel layer mainly containing InGaAs, a Schottky layer mainly containing AlGaAs, a stopper layer mainly containing InGaP, a cap layer including a first region and a second region arranged with a recess for exposing a surface of the Schottky layer formed therebetween, a source/drain electrode arranged on the cap layer, and a gate electrode arranged on the surface of the Schottky layer exposed by the recess. - 特許庁

基板１１０の上の埋め込み酸化膜層１３０、この埋め込み酸化膜層の上にある少なくとも１層の第１のフィン構造１１２、およびこの埋め込み酸化膜層の上にある少なくとも１層の第２のフィン構造１１４を有するフィン型電界効果トランジスタ（ＦｉｎＦＥＴ）の構造および製造方法を提供すること。例文帳に追加

To provide the structure of a fin-type field-effect transistor (FinFET) having an embedded oxide layer 130 on a substrate 110, at least one-layer first structure 112 on the embedded oxide layer and at least one-layer second fin structure 114 on the embedded oxide layer and a manufacturing method of the same. - 特許庁

インキ、塗料、カラーフィルター用着色組成物、有機太陽電池材料、有機非線形光学材料、有機トランジスタ材料、各種クロミック色素、バイオメディカル材料などに対して有用な顔料組成物、カラーフィルター用着色組成物として特に良好な特性を有する顔料組成物を提供する。例文帳に追加

To provide a pigment composition useful for ink, paint, a coloring composition for a color filter, an organic solar cell material, an organic nonlinear optical material, an organic transistor material, various chromic pigments, a biomedical material and the like, and the pigment composition having, in particular, a satisfactory characteristic as the coloring composition for the color filter. - 特許庁

本発明の組成物から得られる膜は、例えば有機発光ダイオード（ＯＬＥＤ）ディスプレイ等のエレクトロルミネッセンスデバイスを含む有機エレクトロニクスデバイスにおける正孔注入層として、有機光電デバイス等の有機オプトエレクトロニクスデバイスにおける正孔引抜き層として、金属ナノワイヤーまたはカーボンナノチューブと組み合わせて薄膜電界効果トランジスタにおけるドレイン、ソースまたはゲート電極等の用途に有用である。例文帳に追加

A film obtained from the composition is useful as a hole injection layer in organic electronic devices, including electroluminescent devices such as, for example, organic light-emitting diode (OLED) displays, as a hole extraction layer in organic optoelectronics devices such organic photovoltaic devices, and in combination with metal nanowires or carbon nanotubes in applications such as drain, source, or gate electrodes in thin film field effect transistors. - 特許庁

この電界効果トランジスタは、トレンチの側壁内に形成されたソース４３、半導体本体内に形成された、そして半導体本体の上面と共通の表面を有するドレイン４２、及び垂直と水平の両方の部分を含むチャネル領域、及びトレンチの上部の多結晶シリコンゲートとを含んでいる。例文帳に追加

This field-effect transistor includes a source 43 formed in the sidewall of a trench, a drain 42 formed in the semiconductor main body and provided with a surface in common with the upper face of the semiconductor main body, a channel region including both vertical and horizontal parts, and a polycrystalline silicon gate at the upper part of the trench. - 特許庁

トランスファーゲート７２のオン抵抗と第２インバータ７３の入力容量とによって規定される時定数を、シフトレジスタの動作周波数範囲内で大きくして、第２インバータ７３の入力電位がスキュー期間内に第２インバータ７３のスレッショルド電圧に到達させないように構成されている。例文帳に追加

The time constant defined by the on resistor of the gate 72 and the input capacitor of the inverter 73 is made larger within the operating frequency range of a shift register so that the input potential of the inverter 73 dose not reach the threshold voltage of the inverter 73 within a skew period. - 特許庁

電界効果トランジスタ（ＦＥＴ）インバータは、スタック内で垂直方向に配置された複数のデバイス層を含み、各デバイス層は、ソース領域、ドレイン領域、及びソース領域とドレイン領域を接続する複数のナノワイヤ・チャネル１１０を有し、ここで１つ又は複数のデバイス層のソース及びドレイン領域はｎ型ドーパント、又はｐ型ドーパントでドープされる。例文帳に追加

The field effect transistor (FET) includes a plurality of device layers disposed vertically in a stack, each device layer has a source region, a drain region and a plurality of nanowire channels 110 connecting the source region and the drain region, wherein the source and drain regions of one or more of the device layers are doped with an n-type dopant or a p-type dopant. - 特許庁

異種元素を半導体素子に損傷を与える事なく、元素濃度を制御して導入する事ができ、特にチャンネル長がサブミクロン以下のＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）を用いた集積回路の製造に有用である半導体素子への異種元素の導入方法及び装置を提供する。例文帳に追加

To provide a method and an apparatus for implanting a hetero element into a semiconductor device, which enable implanting of a hetero element into a semiconductor device with its concentration controlled without damage to the semiconductor device, and are useful for the manufacture of an integrated circuit using a MOS field effect transistor (MOSFET) whose channel length is on the submicron order or less. - 特許庁

ＭＯＳトランジスタ２０のソース／ドレイン領域１２の一方に電気的に接続されたストレージノード１は、シリコン窒化膜２４、ＢＰＴＥＯＳ膜４およびＴＥＯＳ膜５に設けられた開口部６の側壁および底壁に沿って形成されており、かつ互いに間隔をあけて配置された複数の結晶粒を表面に有している。例文帳に追加

A storage node 1 connected electrically to one of source/drain regions 12 of a MOS transistor 20 is formed along a sidewall and a bottom wall of an aperture 6 formed in a silicon nitride film 24, a BPTEOS film 4 and a TEOS film 5; and has a plurality of crystal grains each arranged with a spacing from adjoining crystal grains on a surface of the storage node 1. - 特許庁

トランジスタは作製工程や使用する基板の相違によって生じるゲート絶縁膜のバラツキや、チャネル形成領域の結晶状態のバラツキの要因が重なって、しきい値電圧や移動度にバラツキが生じてしまう。例文帳に追加

To avoid the variation of the threshold voltage or the mobility of a transistor due to the variation of a gate insulation film, resulting from the change of its manufacturing process or the discrepancy of a used substrate in addition to the variation factor of the crystallizing condition in the channel forming region. - 特許庁

本発明は、補償が必要な画素を選択し、画素の劣化を画素駆動中にリアルタイムで補償し、予め設定されたグレースケール範囲のうち、互いに異なる範囲の少なくとも２つの代表値の差によって画素に採用されたスイッチであるトランジスタの電流−抵抗ドロップを除去して校正データを設定できる有機発光ダイオード駆動装置に関する。例文帳に追加

To provide an organic light emitting diode driver capable of compensating for pixel deterioration in real time during the driving of pixels by selectively compensating pixels requiring compensation for the deterioration thereof, and precisely setting calibration data by removing a current-resistance drop across a transistor, employed as a switch in the pixels by a difference between at least two representative values of different gray scale ranges among predetermined gray scale ranges. - 特許庁

有機合成の反応溶媒、高分子化合物の重合反応溶媒、各種無機・有機物の抽出溶媒、塗料・インク等の希釈溶媒、半導体レジスト溶媒、農薬類の希釈溶媒、エネルギー貯蔵デバイス用電解質溶液の溶媒や添加剤として有用な新規なスルホラン誘導体を提供する。例文帳に追加

To provide a new sulfolane compound, useful as a reaction solvent for an organic synthesis, a polymerization reaction solvent for a polymeric compound, an extraction solvent for various inorganic and organic materials, a dilution solvent for a coating material, an ink, etc., a solvent for a semiconductor resist, a dilution solvent for agrochemicals and a solvent or additive for an electrolytic solution for an energy-storing device. - 特許庁

半導体基板にチャネル領域、ソース領域６、ボディコンタクト領域７、オフセット領域およびドレイン領域９を形成する絶縁ゲート型電界効果トランジスタの製造方法において、ボディコンタクト領域７形成のためのイオン注入時のドーズ量を、ソース領域６およびドレイン領域９形成のためのイオン注入時のドーズ量より少なくする。例文帳に追加

In the method for fabricating an insulated gate field effect transistor where a channel region, a source region 6, a body contact region 7, an offset region and a drain region 9 are formed on a semiconductor substrate, dosage at the time of ion implantation for forming the body contact region 7 is set less than the dosage at the time of ion implantation for forming the source region 6 and the drain region 9. - 特許庁

ＦＥＴ３０は、抵抗１６と並列にドレイン・ソース間が接続され、ゲートに供給される水平偏向周期の方形波パルスＶrfによりドレイン・ソース間の導通,遮断動作を行うことにより、水平出力トランジスタ７の順方向ベース電流Ｉb1の量及び逆方向ベース電流Ｉb２の量を制御する。例文帳に追加

The drain and source of an FET 30 are mutually connected in parallel with the resistor 16 and conductive and blocking operation between the drain and the source is executed by a square pulse Vrf having a horizontal deflection period and supplied to its gate, so that the quantity of a forward direction base current Ib1 and that of the reverse direction base current Ib2 are controlled. - 特許庁

第１、第２のトランジスタＱ１、Ｑ２の負荷抵抗Ｒ１、Ｒ２に並列にクリッピング素子Ｑ３、Ｑ４を接続した無安定マルチバイブレータにおいて、それぞれのクリッピング素子Ｑ３、Ｑ４に流入する電流を可変することによって、エミッタ結合形無安定マルチバイブレータの出力に得られる信号のデューティをコントロールすることを特徴とする。例文帳に追加

In the astable multivibrator having clipping elements Q3 and Q4 connected in parallel to load resistances R1 and R2 of first and second transistors Q1 and Q2, currents flowing in the clipping elements Q3 and Q4 are varied to control the duty of a signal obtained at an output of the emitter coupled type astable multivibrator. - 特許庁

基板と、前記基板の極性に対し反対の極性を有するソース及びドレインと、前記基板上に配置され、前記ソース及び前記ドレインに接触するゲートと、生体分子と結合可能であり、前記ゲートの表面に配置される無機膜と、を有する電界効果トランジスタを含むバイオセンサーである。例文帳に追加

This biosensor includes a field-effect transistor having a substrate, a source and a drain having a polarity opposite to that of the substrate, a gate arranged on the substrate and contacting with the source and the drain, and an inorganic membrane coupled with the biomolecule and arranged on a surface of the gate. - 特許庁

目的物質の測定方法において、（ａ）目的物質を特異的に認識する抗体のＶＨ領域を含むポリペプチド、目的物質を特異的に認識する抗体のＶＬ領域を含むポリペプチド、及び目的物質からなる複合体を形成させる工程：及び（ｂ）工程（ａ）で形成された複合体を電解効果トランジスタセンサにより測定する工程：を含む上記の測定方法。例文帳に追加

This measuring method of a target material includes processes for: (a) forming a complex comprising a polypeptide including a VH domain of an antibody for recognizing specifically the target material, a polypeptide including a VL domain of the antibody for recognizing specifically the target material, and the target material; and (b) measuring the complex formed in the process (a) by a field effect transistor sensor. - 特許庁