「エミッタ接地」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

フォトカプラ絶縁回路２の出力信号を、第１の相補型エミッタフォロワ回路２１によって電流増幅し、相補型ベース接地回路２２に与える。例文帳に追加

An output signal of a photocoupler insulating circuit 2 is current-amplified by a first complementary type emitter follower circuit 21 and given to a complementary type base grounding circuit 22. - 特許庁

電源供給回路１５からＴＶブロック１１に電圧Ｖ１を供給する電源ラインＬ１にセメント抵抗２０及びスイッチング素子２１を直列に接続し、スイッチング素子２１のエミッタ端子を接地しておく。例文帳に追加

A cement resistor 20 and a switching element 21 are connected in series to a power line L1 for supplying a voltage V1 from a power supply circuit 15 to a TV block 11 with a grounded emitter terminal of the switching element 21. - 特許庁

第２トランジスタ２１〜２４のコレクタ電極は第１の抵抗Ｒ１１〜１４を介してＤＣ電源に接続され、エミッタは第２の抵抗Ｒ２１〜２４を介して接地される。例文帳に追加

The collector electrodes of the second transistors 21-24 are connected to a DC power source via first resistors R11-R14, and emitters are grounded bia second resistors R21-R24. - 特許庁

エミッタ接地形式で動作するトランジスタ１１は、ベース１２への入力信号の極性を反転させた出力信号をコレクタ１３から出力する。例文帳に追加

The TR 11 acting like a common emitter form outputs an output signal whose polarity is inverted from that of an input signal given to a base 12 from the collector 13. - 特許庁

トランジスタ１８３のベースは接地され、エミッタはトランジスタ１８４及び抵抗１８６を介してオペアンプ１８１の出力端子に接続され、コレクタはオペアンプ１８１の反転入力端子に接続される。例文帳に追加

The transistor 183 has a base grounded, an emitter connected to an output terminal of the operational amplifier 181 via the transistor 184 and the resistance 186, and a collector connected to an inverting input terminal of the operational amplifier 181. - 特許庁

負性抵抗回路Ｎは、１段目の回路がｎｐｎトランジスタＱ_１から成るＣ−Ｅ分割形回路で、２段目の回路がｐｎｐトランジスタＱ_２から成るエミッタ接地形増幅回路である。例文帳に追加

The negative resistance circuit N comprises a first stage circuit being a C-E split circuit composed of an npn transistor Q1 and a second stage circuit being a common emitter amplifier circuit composed of a pnp transistor Q1. - 特許庁

フォワード回路は、入力信号が入力されるベース接地トランジスタ、伝達インピーダンス特性を有する回路、電圧出力するエミッタホロアトランジスタを備えた電流制御電圧出力回路である。例文帳に追加

The forward circuit is a current-controlled voltage output circuit, including a base-grounded transistor to which the input signal is input, a circuit having a transfer impedance characteristic, and an emitter-follower transistor for outputting voltage. - 特許庁

定電流発生装置３０３は入力差動対のエミッタ３１６及び３２２に接続され、コレクタに接続された抵抗３０４及び３０５から接地３３０に到る。例文帳に追加

A constant power issuing apparatus 303 is connected to emitters 316 and 322 of the input differential pair, and reaches the ground 330 through resistors 304 and 304 connected to the collectors. - 特許庁

また、差動増幅器のＴＲ２とＴＲ３のエミッタ同士を接続して、その接続中点を抵抗Ｒ１４を介して接地し、コレクタは電源との間に抵抗Ｒ１０，Ｒ１１を介して接続する。例文帳に追加

Besides, emitters TR2 and TR3 of the differential amplifier are connected, its connection midpoint is grounded via a resistor R14, and a collector is connected with a power source via resistors R10 and R11. - 特許庁

トランジスタ１００のコレクタと電源端子との間に薄膜抵抗３０により構成される第１の回路３を接続し、エミッタと接地端子との間に半導体抵抗４０により構成される第２の回路４を接続する。例文帳に追加

A first circuit 3 composed of a thin-film resistance 30 is connected between the collector of a transistor 100 and a power terminal and a second circuit 4 composed of a semiconductor resistor 40 is connected between the emitter and a ground terminal. - 特許庁

トランジスタ２のエミッタはノードＮ２１に接続され、ノードＮ２１とノードＮ２２との間に抵抗６１が接続され、ノードＮ２２と接地端子との間に抵抗６２が接続されている。例文帳に追加

The emitter of a transistor 2 is connected to a node N21, a resistor 61 is connected between the node N21 and a node N22, and a resistor 62 is connected between the node N22 and a grounding terminal. - 特許庁

トランジスタ１のエミッタはノードＮ１１に接続され、ノードＮ１１とノードＮ１２との間に抵抗５１が接続され、ノードＮ１２と接地端子との間に抵抗５２が接続されている。例文帳に追加

The emitter of a transistor 1 is connected to a node N11, a resistor 51 is connected between the node N11 and a node N12, and a resistor 52 is connected between the node N12 and a grounding terminal. - 特許庁

電流モニタ用トランジスタ２のエミッタは接地され、電流モニタ用トランジスタ２のコレクタは、高周波増幅用トランジスタ１にバイアスを与える制御電源回路６６に接続されている。例文帳に追加

The emitter of the current monitor transistor 2 is connected to ground, and a collector of the current monitor transistor 2 is connected to a control power supply circuit 66 providing a bias to the high frequency amplifier transistor 1. - 特許庁

回路ブロックＢは、ベース接地形増幅回路に構成されたトランジスタＱ２でトランジスタＱ１のエミッタ出力を増幅し、このコレクタ出力をベース回路（またはコレクタ）に同相で正帰還させる。例文帳に追加

The transistor Q2 configured to be a common base amplifier circuit in a circuit block B amplifies an emitter output of the transistor Q1 and its collector output is positively fed back in phase to a base circuit (or collector). - 特許庁

また、差動増幅器の第２のトランジスタＴＲ３のベースをコンデンサＣ７を介して接地すると共に、抵抗Ｒ１３を介してバッファトランジスタＴＲ５のエミッタに接続され、その端子が正転出力（ＯＵＴ）となる。例文帳に追加

Besides, a base of a second transistor TR3 of the differential amplifier is grounded via a capacitor C7 and connected to an emitter of a buffer transistor TR5 via a resistor R13, and its terminal becomes a forward output (OUT). - 特許庁

逆方向スイッチング素子７８のエミッタ端子と接地との間に、ブレーキモータ３０への過大な逆電流の流通を阻止すべくサブヒューズ８６を設ける。例文帳に追加

A subfuse 86 is situated between the emitter terminal of the reverse direction switching element 78 and earthing to block a flow of an over reverse current to the brake motor 30. - 特許庁

第１バイポーラトランジスタ１６のベースには入力電圧Ｖｃｃが印加され、エミッタには定電流源１７を介して高電位Ｖｂｂが印加され、コレクタは接地されている。例文帳に追加

An input voltage Vcc is applied to a base in a first bipolar transistor 16, a high potential Vbb is applied to an emitter via a constant current source 17, and a collector is grounded. - 特許庁

第２のトランジスタＱ２のエミッタを接地し、ベースを第１の結合コンデンサＣ５を介して第１のトランジスタＱ１のコレクタに接続し、コレクタを平衡出力端子Ｓｏ１に接続する。例文帳に追加

An emitter of a 2nd transistor Q2 is grounded, its base is connected to the collector of the 1st transistor Q1 through a coupling capacitor C5, and its collector is connected to a balanced output terminal So1. - 特許庁

本発明は、発振回路の信号をベース入力型のトランジスタに供給すると共に、該トランジスタのエミッタ出力をベース接地型増幅回路に供給した構成にしたことを特徴とする。例文帳に追加

The oscillator circuit is characterized in that a signal of the oscillation circuit is fed to a base input transistor and an emitter output of the transistor is fed to a common base amplifier circuit. - 特許庁

ＮＰＮトランジスタＱｉ（ｉ＝１〜ｎ）は、コレクタを負荷抵抗Ｒｃの一端および抵抗素子Ｒｉの一端に接続し、ベースを抵抗素子Ｒｉの他端および容量素子Ｃｉの一端に接続し、エミッタを接地する。例文帳に追加

An NPN transistor Qi (i is 1 to n) connects its collector to one terminal of a load resistor Rc and one terminal of a resistor Ri, connects its base to another terminal of the resistor Ri and one terminal of a capacitor Ci, and grounds its emitter. - 特許庁

これにより第１導電型のドレイン分離層６をエミッタ、前記第２導電型の分離層５ｂをベース、前記コレクタ層７をコレクタとする寄生バイポーラトランジスタを形成しサージ電流を接地ラインに流す。例文帳に追加

This forms a parasitic bipolar transistor having the first-conductive-type drain isolation layer 6 as an emitter, the second-conductive-type isolation layers 5b as bases, and the collector layers 7 as collectors, thereby passing surge current to a ground line. - 特許庁

電圧—電流変換部２０は、電源Vccおよび接地間にそれぞれエミッタ抵抗REを介して直列接続される異なる導電形の１対のトランジスタQ1およびQ2により構成される。例文帳に追加

The voltage/current converter 20 is composed of a pair of mutually different conductive transistor Q1 and Q2, connected in series via an emitter resistance located between a power source Vcc and a ground. - 特許庁

ＮＰＮトランジスタＴ２のベースは第１のＰＮＰトランジスタＴ１のベースに接続し、エミッタと接地との間に抵抗Ｒ１を接続する。例文帳に追加

The base of an npn transistor T2 is connected to the base of the first pnp transistor T1, and a resistor R1 is connected between an emitter of the npn transistor T2 and ground. - 特許庁

そして、発振用トランジスタ１０１のエミッタとグランドとの間にはコンデンサ１１０のみを設けて高周波的にグランドに接地し、コンデンサと並列に抵抗が接続されない構成とする。例文帳に追加

Only a capacitor 110 is provided between the emitter of the oscillation TR 101 and the ground for connection to ground, in terms of high frequency so as to adopt a configuration, in which no resistor is connected in parallel with the capacitor. - 特許庁

ＨＢＴのエミッタ接地電流増幅率ｈ_ＦＥの経時変化、温度依存性、バラツキ等に依存するＲＦパワーモジュールの電気的特性を補償すること。例文帳に追加

To compensate the electrical characteristics of an RF power module that depends on the changes with time, temperature dependency, variation or the like of the grounded emitter current amplification factor h_FE of an HBT (heterojunction bipolar transistor). - 特許庁

また抵抗７と定電流源８の接続点にＰＮＰトランジスタ１４のベースを接続し、ＰＮＰトランジスタ１４のコレクタを接地して、エミッタを端子３と接続する。例文帳に追加

The base of a PNP TR 14 is connected to a connecting point between the resistor 7 and a constant current source 8, a collector of the PNP TR 14 is connected to ground, and the emitter is connected to a terminal 3. - 特許庁

コンデンサ８ｂの他端はダイオード１０のカソード端子及びトランジスタ９のコレクタ端子に接続され、ダイオード１０のアノード端子は接地され、トランジスタ９のエミッタ端子は抵抗１１を介して接地されている。例文帳に追加

The other end of the capacitor 8b is connected to the cathode terminal of a diode 10 and the collector terminal of a transistor 9, the anode terminal of the diode 10 is grounded and the emitter terminal of the transistor 9 is grounded through a resistor 11. - 特許庁

変調部３３で変調された信号を増幅する増幅部３５のトランジスタ３５２のエミッタと抵抗３５３との接続点から出力された信号は、インダクタンス素子３０により、出力回路内の接地線に流入せず、接地側電源線２２を介して他の通信装置へ送信される。例文帳に追加

A signal outputted from a node between the emitter of a transistor 352 and a resistor 353 in the amplification part 35 for amplifying a signal modulated by the modulation part 33 is transmitted to another communication apparatus by the inductance element 30 through the grounding side power supply line 22 without flowing into the grounding wire in the output circuit. - 特許庁

また、発振用トランジスタＴＲ１のコレクタと電源（Ｖｃｃ）間には、抵抗Ｒ２を接続し、電源と接地（ＧＮＤ）間には、バイパス用のコンデンサＣ４を接続し、発振用トランジスタＴＲ１のエミッタと接地間には、抵抗Ｒ３を接続している。例文帳に追加

Furthermore, a resistor R2 is connected between the collector of the transistor TR1 for oscillation and a power source (Vcc), a capacitor C4 for bypass is connected between the power source and a ground (GND), and a resistor R3 is connected between the emitter of the transistor TR1 for oscillation and the ground. - 特許庁

ソース端子Ｓと接地端の間には、抵抗Ｒ４，Ｒ５の直列回路が接続され、抵抗Ｒ４，Ｒ５の接続点がトランジスタＱ２のベースに接続され、同トランジスタＱ２のエミッタは接地され、コレクタは、電源ＶＤＤに抵抗Ｒ６を介して接続されている。例文帳に追加

Between the source terminal S and a ground terminal, the serial circuit of resistors R4 and R5 is connected, the node of the resistors R4 and R5 is connected to the base of a transistor Q2, the emitter of the transistor Q2 is grounded and the collector is connected through a resistor R6 to a power source VDD. - 特許庁

切替手段４０は、第１のトランジスタＱ１がエミッタ接地にて第１の発振周波数信号ｆ１を増幅して出力する第１の状態と、第１のトランジスタＱ１がベース接地にて第２の発振周波数信号ｆ２を増幅して出力する第２の状態とを切換える。例文帳に追加

A switch means 40 switches a first state of amplifying and outputting the first oscillation frequency signal f1 from the first transistor Q1 by grounding its emitter, and a second state of amplifying and outputting the second oscillation frequency signal f2 from the first transistor Q1 by grounding its base. - 特許庁

弾性表面波フィルタ１０の前段回路にエミッタ接地アンプ２１、弾性表面波フィルタ１０の後段回路にベース接地アンプ３１を用いて、前段回路の出力インピーダンスを、後段回路の入力インピーダンスよりも大きくする。例文帳に追加

An emitter-grounding amplifier 21 is used for a preceding circuit of a surface acoustic wave filter 10, a base grounding amplifier 31 is used for a succeeding circuit of the surface acoustic wave filter 10, and the output impedance of the preceding circuit is set larger than the input impedance of the succeeding circuit. - 特許庁

発振周波数を可変制御するＬＣ同調型の電圧制御発振器において、発振用トランジスタ１のエミッタ側で、接地電位となる一対のスルーホールＨ1 ，Ｈ2 の間に、同一線路長のマイクロストリップ線路からなる２つのショートスタブＰ1 ,Ｐ2 を形成し、これらショートスタブＰ1 とＰ2 との間に上記トランジスタ１のエミッタを接続する。例文帳に追加

In an LC tuning type voltage controlled oscillator for variably controlling an oscillating frequency, on an emitter side of an oscillation transistor 1, two short stubs P1 and P2 comprising microstrip lines of the same line length are formed between a pair of through-holes H1 and H2 which become a ground potential, and an emitter of the transistor 1 is connected between the short stubs P1 and P2. - 特許庁

増幅回路１は、ベースが共振回路１０に接続し、コレクタがインダクタＬ１１を介して駆動電圧入力端子Ｖｂに接続するとともにコンデンサＣ２を介してグランドに接続することにより高周波的に接地し、エミッタがコンデンサＣ１を介してグランドに接続し、ベース・エミッタ間に帰還用コンデンサＣ３が接続されたｎｐｎ型トランジスタＴｒ１を備える。例文帳に追加

The amplifying circuit 1 is equipped with an npn type transistor Tr1 which has the base connected to the resonance circuit 10, the collector grounded in terms of high frequency by being connected to a driving voltage input terminal Vb through an inductor L11 and grounded through a capacitor C2, and the emitter grounded through a capacitor C1 while a feedback capacitor C3 is connected between the base and emitter. - 特許庁

各エミッタ端子どうしが接続されたスイッチングトランジスタ８、９からなるトランジスタ対と、スイッチングトランジスタ８、９の各エミッタ端子とグランドとの間に挿入された入力トランジスタ７と、トランジスタ対と入力トランジスタ７との間に従属接続された少なくとも１つのベース接地トランジスタ１７とを備えている。例文帳に追加

The mixer circuit includes: a transistor couple consisting of switching transistors 8, 9 having the emitter terminals connected to each other; an input transistor 7 inserted between the emitter terminals of the switching transistors 8, 9 and a ground; and at least one base-grounded transistor 17 subordinately connected between the transistor couple and the input transistor 7. - 特許庁

発振用トランジスタのベース・コレクタ間に圧電振動子を挿入接続し、前記発振用トランジスタのベース・接地間に分割容量を接続し、該分割容量の接続中点を前記発振用トランジスタのエミッタとエミッタ抵抗との接続点に接続し、前記発振用トランジスタのコレクタ・電源間に容量性負荷を挿入接続した構成を有するよう構成する。例文帳に追加

The connection middle point of the dividing capacity is connected to a connection point between the emitter of the transistor for oscillation and an emitter resistance, and a capacitive load is inserted and connected between the collector of the transistor for oscillation and a power source. - 特許庁

このエミッタフォロワ出力より初段トランジスタＱ_１のエミッタ回路へ帰還することにより正帰還回路ｐが構成され、出力端子より初段トランジスタＱ_１のベース回路へ帰還することにより負帰還回路ｎが構成されるので、このベース入力端子と接地間に負性抵抗が発生する。例文帳に追加

Since a positive feedback circuit p is formed by feeding back to the emitter circuit of the first stage transistor Q_1 from the emitter follower output, and a negative feedback circuit n is formed by feeding back to the base circuit of the first-stage transistor Q1 from the output terminal, a negative resistance is generated between the base input terminal and the ground. - 特許庁

発振回路１は水晶振動子Ｘ１、コンデンサＣ１、Ｃ２、Ｃ３により形成される発振ループと、発振用のトランジスタＱ１とで構成されるピアース型発振回路とし、前記発振用トランジスタＱ１のエミッタと共通の電位のエミッタをもつトランジスタＱ２によるベース接地型の増幅回路２で発振回路出力を増幅する。例文帳に追加

An oscillation circuit 1 is a pierced oscillation circuit comprised of a crystal vibrator X1, an oscillation loop formed of capacitors C1, C2 and C3 and an oscillation transistor Q1, and an osicillation circuit output is amplified by a base grounded amplifier circuit 2 constructed of a transistor Q2 having an emitter of potential in common with an emitter of the oscillation transistor Q1. - 特許庁

トランジスタＱ１のコレクタをバイパスコンデンサＣｐで高周波的に接地し、Ｑ１のエミッタとコレクタとの間およびエミッタとベースとの間に可変容量ダイオードＶＤ２，ＶＤ１をそれぞれ設け、コンデンサＣ３，Ｃ４およびストリップラインＬ１による共振回路をＱ１のベース−コレクタ間に等価的に接続する。例文帳に追加

The collector of a transistor Q1 is grounded for high frequencies by a bypass capacitor Cp, variable capacitance diodes VD2 and VD1 are respectively provided between the emitter and collector of Q1 and between the emitter and base of Q1, and a resonance circuit composed of capacitors C3 and C4 and a strip line L1 is equivalently connected between the base and collector of Q1. - 特許庁

プリアンプ４０は、能動素子４２を含み、能動素子４２のベース５４は、プリアンプ４０の入力端子４４に入力保護回路６０を介して接続され、エミッタ５８はエミッタ抵抗Ｒ_Ｅを介して接地端子４８に接続され、コレクタ５６はコレクタ抵抗Ｒ_Ｌを介して電源端子５０に接続される。例文帳に追加

This preamplifier 40 comprises an active element 42, a base 54 for the active element 42 connected with an input terminal 44 of the preamplifier 40 via an input protection circuit 60, an emitter 58 connected with a ground terminal 48 via an emitter resistance R_E, and a collector 56 connected with a power terminal 50 via a collector resistance R_L. - 特許庁

入力段として、コレクタ及びエミッタ抵抗７、８を有する第１トランジスタ３のコレクタ及びこの第１トランジスタ３のコレクタ及びエミッタにベースが接続され、電源と接地間に直列接続された第２トランジスタ４及び第３トランジスタ５を含むシングルエンドプッシュプル増幅回路１を使用する。例文帳に追加

As the input step, a single ended push-pull amplifier circuit 1 provided with the collector of a first transistor 3 having collector and emitter resistors 7 and 8 and second and third transistors 4 and 5 serially connected between a power source and the ground is used while connecting a base to the collector and emitter of this first transistor 3. - 特許庁

差動対と、当該差動対にカスコード接続されたベース接地増幅回路と、アクティブ負荷を含む初段増幅部と、エミッタフォロア回路と定電流負荷回路を備えたインバータを含む２段目増幅部と、ソースフォロア回路又はエミッタフォロア回路を含む３段目増幅部を備えた演算増幅器。例文帳に追加

The operational amplifier includes: a first amplifier section including a differential pair, a common base amplifier circuit in cascade connection to the differential pair, and an active load; a second stage amplifier section including an emitter follower circuit and a constant load circuit; and a third stage amplifier section including a source follower circuit or an emitter follower circuit. - 特許庁

カスコード回路の両ＦＥＴ（または両バイポーラトランジスタ）の接続部にバイアス電圧を印加することで、ソース接地ＦＥＴにおけるゲートバイアス電圧（またはエミッタ接地バイポーラトランジスタにおけるベースバイアス電圧）と、ＲＦゲート接地ＦＥＴにおけるドレーンバイアス電圧（またはベース接地バイポーラトランジスタにおけるコレクタバイアス電圧）とを、独立に設定できる。例文帳に追加

A gate bias voltage in a source ground FET (or base bias voltage in emitter ground bipolar transistor) and a drain bias voltage in an RF gate ground FET (or collector bias voltage in a base ground bipolar transistor) are independently set by applying bias voltage to a connection part of both FETs (or both bipolar transistors) of the cascode circuit. - 特許庁

複数段接続された差動増幅器６，７，８を備えた高周波半導体集積回路において、複数段の差動増幅器のうち、少なくとも最終段の差動増幅器８のコモンエミッタを、定電流源９，１０を介さず接地し、且つ、他の接地端子１２とは別に独立した接地端子１３とする。例文帳に追加

In the high-frequency semiconductor integrated circuit, having differential amplifiers 6, 7, and 8 which are connected in a plurality of stages, the common emitter of a differential amplifier 8 at least at the final stage is grounded, without going through constant current sources 9 and 10, and an independent grounding terminal 13 is used separately from other grounding terminals 12. - 特許庁

半導体増幅素子から構成されるエミッタ接地形多段差動増幅器において、少なくとも最前段増幅器の入力バイアス回路には該増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値の1/2以上のインピーダンスを有するフィード素子を用いる。例文帳に追加

In an emitter grounded type multistage differential amplifier comprising semiconductor amplifying elements, an input bias circuit of at least a front-end amplifier uses a feed element having impedance a half as large as the absolute value of input impedance of the semiconductor amplifying element constituting the amplifier. - 特許庁