「プリフェッチ」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

この判定結果と、プリフェッチ指定レジスタ１５の指定によりキャッシュ制御回路５はプリフェッチを行うか否かを決める。例文帳に追加

With the result of this discrimination and designation by a pre-fetching designation register 15, a cache control circuit 5 decides whether or not to perform pre-fetching. - 特許庁

プリフェッチングなどの性能を向上させるテクニックを実行する例文帳に追加

implement performance improvement techniques such as prefetching  - Weblio英語基本例文集

代替として、キャッシュからのプリフェッチが継続することができる。例文帳に追加

Alternatively, prefetch from the cache can be continued. - 特許庁

情報処理装置およびソフトウェアプリフェッチ制御方法例文帳に追加

INFORMATION PROCESSOR AND SOFTWARE PREFETCH CONTROL METHOD - 特許庁

データ・ラインのための自己プリフェッチＬ２キャッシュ機構例文帳に追加

SELF PREFETCHING L2 CACHE MECHANISM FOR DATA LINE - 特許庁

プリフェッチ機構を有するメモリシステム及びその動作方法例文帳に追加

MEMORY SYSTEM HAVING PREFETCH MECHANISM AND METHOD FOR OPERATING THE SYSTEM - 特許庁

メモリコントローラにおいて、プリフェッチバッファを有効に機能させる。例文帳に追加

To cause a prefetch buffer of a memory controller to function effectively. - 特許庁

マイクロプロセッサの命令プリフェッチ量制御のための装置および方法例文帳に追加

DEVICE AND METHOD FOR CONTROLLING INSTRUCTION PREFETCH QUANTITY OF MICROPROCESSOR - 特許庁

バス上のメモリプリフェッチコマンドを送信するための方法および装置例文帳に追加

METHOD AND DEVICE FOR TRANSMITTING MEMORY PREFETCH COMMAND ON BUS - 特許庁

命令キャッシュのプリフェッチ機構を備えたキャッシュ制御装置例文帳に追加

CACHE CONTROLLER HAVING PRE-FETCH MECHANISM OF INSTRUCTION CACHE - 特許庁

プリフェッチ起動命令挿入機能を備えたコンパイラ装置例文帳に追加

COMPILER DEVICE WITH PREFETCH STARTING COMMAND INSERTING FUNCTION - 特許庁

タイル化されたプリフェッチ及びキャッシングされたデプスバッファ例文帳に追加

TILED PREFETCH AND CACHED DEPTH BUFFER - 特許庁

オーディオ信号をプリフェッチするための方法および装置例文帳に追加

METHOD AND SYSTEM FOR PRE-FETCHING AUDIO SIGNAL - 特許庁

条件分岐命令をプリフェッチした時点において、条件が確定していれば、その条件に従って命令のプリフェッチを続けることで、分岐予測ミスによる遅延を少なくする命令プリフェッチ装置、および命令プリフェッチ方法を提供する。例文帳に追加

To provide a device and a method for prefetching instructions for reducing delay caused by a branch prediction error by continuously prefetching instructions according to conditions when the conditions are fixed at the time point when a conditional branch instruction is prefetched. - 特許庁

パラメータのプリフェッチ効率を上げ、処理時間を短くする。例文帳に追加

To increase prefetch efficiency of parameter, and reduce processing time. - 特許庁

１次キャッシュ及び２次キャッシュにおけるプリフェッチを高速に行う。例文帳に追加

To fast perform prefetch in primary and secondary caches. - 特許庁

構造データをプリフェッチするための処理装置を動作させる方法例文帳に追加

METHOD FOR OPERATING PROCESSOR FOR PREFETCHING STRUCTURE DATA - 特許庁

複数ビットのデータプリフェッチ機能をもつメモリデバイス例文帳に追加

MEMORY DEVICE HAVING DATA PREFETCH FUNCTION OF A PLURALITY OF BITS - 特許庁

命令実行ユニット１はプリフェッチアドレスをプリフェッチ機構６に渡すだけで、キャッシュプリフェッチの処理を終了して次の命令の処理を開始する。例文帳に追加

The instruction executing unit 1 only sends the prefetch address to the prefetch mechanism to end processing of cache prefetch, then processing of the next instruction is started. - 特許庁

プリフェッチ動作制御部１Ｆは、データ配置の断片化の度合が大きい場合、プリフェッチ動作を停止させ、断片化の度合が低下した場合、プリフェッチ動作を再開させる。例文帳に追加

A prefetch operation control part 1F stops the prefetch operation when the degree of fragmentation of data arrangement is large, and restarts the prefetch operation when the degree of fragmentation is reduced. - 特許庁

プリフェッチバッファは、通常動作期間に書き換え可能な複数の第１プリフェッチバッファと、通常動作期間に書き換えが禁止される少なくとも１つの第２プリフェッチバッファとで構成される。例文帳に追加

The prefetch buffer is constituted of a plurality of 1st prefetch buffers allowed to be rewritten in a normal operation period and at least one 2nd prefetch buffer whose rewrite is inhibited in the normal operation period. - 特許庁

Ｎビットプリフェッチ構造で２Ｎビットプリフェッチスキームを具現するメモリ装置及びそのメモリ装置の２Ｎビットプリフェッチ方法及び自動プリチャージ方法を提供する。例文帳に追加

To provide a memory device which embodies a 2N bit prefetch scheme with an N bit prefetch structure, and provide a 2N bit prefetching method and an automatic precharging method of the memory device. - 特許庁

分岐命令の検出に依存せずに分岐先命令のプリフェッチを開始することが可能な命令プリフェッチ装置及び分岐先命令の命令プリフェッチ方法を提供する。例文帳に追加

To provide an instruction prefetch apparatus capable of starting the prefetch of a branch target instruction without depending on the detection of a branch instruction; and an instruction prefetch method for branch target instructions. - 特許庁

この判定結果により、キャッシュ・エントリがプリフェッチしたものであればプリフェッチ効果算出回路１４でプリフェッチが有効か否かを判定する。例文帳に追加

When the cache entry is pre-fetched one as the result of this discrimination, a pre-fetching effect calculation circuit 14 discriminates whether pre-fetching is effective or not. - 特許庁

キャッシュミスの場合はプリフェッチ対象アドレスを一時的にプリフェッチ機構６に蓄えておき、命令実行ユニット１の動作とは独立にプリフェッチ機構６がバスインターフェース５を通して外部メモリからデータを読み出してデータキャッシュ３にデータを格納する。例文帳に追加

In the case of a cache error, the prefetch object address is temporarily stored in the prefetch mechanism 6 and the prefetch mechanism 6 reads data from an external memory through a bus interface 5 and stores the data in the data cache 3 independently of the operation of the instruction executing unit 1. - 特許庁

この予測ロジックはプリフェッチされた命令の実行によって命令フローの変化が生じるかどうか、プリフェッチされた命令を検討し、変化を生じさせると予測された場合、次の命令を検索すべきメモリ内のアドレスをプリフェッチユニットに表示するようになっている。例文帳に追加

The prediction logic is so arranged as to review a prefetched instruction to predict whether execution of the prefetched instruction will cause a change in instruction flow, and to indicate, to the prefetch unit, an address within the memory from which a next instruction should be retrieved when the change in instruction flow is anticipated. - 特許庁

読み込んだ命令ブロック２０００中のあらかじめ定めた領域に記録されたプリフェッチ情報２１００を、キャッシュとは別の記憶領域に格納しておき、このプリフェッチ情報２１００に基づいて、他の命令ブロックのプリフェッチを行なう。例文帳に追加

Pre-fetch information 2100 recorded in a predetermined area in a read instruction block 2000 is stored in a storage area separate from the cache and the pre-fetch of other instruction blocks is performed on the basis of the pre-fetch information 2100. - 特許庁

データプリフェッチ部185は、I/O17-3のメモリ12に対するリード要求を受信すると、最大で要求されたデータが存在するページのページ境界までのプリフェッチを行い、次のページに該当するデータへのプリフェッチは、I/Oから次のページへのリード要求を受信した後で行う。例文帳に追加

When receiving a read request to a memory 12 of the I/O 17-3, a data pre-fetch part 185 performs pre-fetch to the page boundary of a page where requested data exists to the maximum, and performs pre-fetch to the data pertinent to the next page after receiving a read request to the next page from the I/O. - 特許庁

プリフェッチする場合には、プリフェッチ指定レジスタ１５の値によりマルチプレクサ６を制御し、画素幅指定レジスタ３あるいはキャッシュライン・オフセット４のいずれかを、アドレスラッチ２にラッチされている前回参照アドレスと加算器１７で加算し、プリフェッチ先アドレスを得る。例文帳に追加

In the case of performing pre-fetching, a multiplexer 6 is controlled by the value of the register 15 and an adder 17 adds either of a pixel width designation register 3 or a cache line offset 4 with a last-time reference address latched in an address latch 2 to obtain the address of a pre-fetching destination. - 特許庁

モード選択可能プリフェッチおよびクロック対コアタイミングを伴うメモリ装置例文帳に追加

MEMORY DEVICE WITH MODE-SELECTABLE PREFETCH AND CLOCK-TO-CORE TIMING - 特許庁

ソフトウェアプリフェッチ命令による情報処理装置の性能の向上を効果的に図る。例文帳に追加

To effectively improve the performance of an information processor by a software prefetch instruction. - 特許庁

実行手段は、読出命令に従って、プリフェッチされたアドレスに対して読み出しを行う。例文帳に追加

In accordance with the readout instruction, the execution means performs readout on the prefetched address. - 特許庁

メモリアクセス制御回路、プリフェッチ回路、メモリ装置および情報処理システム例文帳に追加

MEMORY ACCESS CONTROL CIRCUIT, PREFETCH CIRCUIT, MEMORY DEVICE AND INFORMATION PROCESSING SYSTEM - 特許庁

ダイナミック・ランダムアクセスメモリからスタティック・ランダムアクセスメモリへのプリフェッチ例文帳に追加

PREFETCH FROM DYNAMIC RANDOM ACCESS MEMORY TO STATIC RANDOM ACCESS MEMORY - 特許庁

ハブ装置、プリフェッチ・モードを選択するための方法、メモリ・システム及びメモリ・サブシステム例文帳に追加

HUB DEVICE, METHOD FOR SELECTING PRE-FETCH MODE, MEMORY SYSTEM AND MEMORY SUBSYSTEM - 特許庁

多重プリフェッチＩ／Ｏ構成を備えるデータパスを有するメモリデバイスおよび方法例文帳に追加

MEMORY DEVICE AND METHOD HAVING DATA WITH MULTIPLE PRE-FETCH I/O CONFIGURATION - 特許庁

補助キャッシュ２２はビクティムキャッシュとプリフェッチキャッシュを有する。例文帳に追加

An auxiliary cache 22 has a victim cache and a prefetch cache. - 特許庁

補助コンピューティング装置がデータをプリフェッチするためのメインコンピュータシステムのウェイク例文帳に追加

WAKING MAIN COMPUTER SYSTEM TO PRE-FETCH DATA FOR AUXILIARY COMPUTING DEVICE - 特許庁

プリフェッチ・バッファ内のラインに対するアクセスはタグ・キャッシュによって制御される。例文帳に追加

Access to the lines in the prefetch buffer is controlled by the tag cache. - 特許庁

Ｎビットプリフェッチ方式及び２Ｎバースト長を支援できる半導体メモリ装置を提供する。例文帳に追加

To provide a semiconductor memory device which can support an N bit prefetch scheme and a 2N burst length. - 特許庁

プリフェッチの指示を受けた記憶装置は、指定されたデータをキャッシュメモリ上に読み出す。例文帳に追加

The storage device which has received the instruction of prefetch reads the designated data on a cache memory. - 特許庁

分岐命令に関する情報を利用することにより命令プリフェッチを制御する。例文帳に追加

To control instruction pre-fetch by using information relating to a branch instruction. - 特許庁

特定手段は、遅延時間に基づいて、次以降のプリフェッチで用いる距離情報を特定する。例文帳に追加

On the basis of the delay times, the specification means specifies distance information to be used for next prefetch and follows. - 特許庁

マルチポートＭＲＡＭにおいて、プリフェッチ回路の複雑化を防止する。例文帳に追加

To prevent complex configuration of a prefetch circuit in a multiport MRAM (magnetic random access memory). - 特許庁

医療画像サーバ装置およびプリフェッチ画像取得方法並びに医療画像表示システム例文帳に追加

MEDICAL PICTURE SERVER DEVICE, PRE-FETCH OBTAINING METHOD AND MEDICAL PICTURE DISPLAY SYSTEM - 特許庁