「プリフェッチ」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

デバイス依存性、ドライアバソフトウェア依存性の無いプリフェッチ方法を擁する低遅延データ転送方式を提供する。例文帳に追加

To provide a low delay data transfer system having a prefetch method not having device dependency and driver software dependency. - 特許庁

最内側ループ中にないデータの参照に対して、プリフェッチしたデータが使用される前にキャッシュから追い出されるのを防止する。例文帳に追加

To prevent prefetched data from being expelled from a cache before being used, when data which is not in the innermost loop is referred to. - 特許庁

各プリフェッチバッファは、分岐アドレスを格納するタグレジスタおよび命令データを格納するデータレジスタを有する。例文帳に追加

Each prefetch buffer has a tag register for storing branch addresses and a data register for storing instruction data. - 特許庁

バス・エンジン４１４がシステム・メモリ４３０からディスクリプタをフェッチし、プリフェッチ・バッファに書込む。例文帳に追加

A bus engine 414 fetches these descriptors from a system memory 430 and writes them in the prefetch buffer. - 特許庁

分岐命令を予測するプリフェッチバッファから命令を効率よくフェッチすることのできるＣＰＵを備えるマイクロプロセッサを提供する。例文帳に追加

To provide a microprocessor provided with a CPU capable of efficiently fetching instructions from a prefetch buffer predicting branch instructions. - 特許庁

キャッシュヒットの場合はプリフェッチ機構６及びデータキャッシュ３は何もせず命令処理を終了する。例文帳に追加

In the case of a cache hit, the prefetch mechanism 6 and the data cache 3 do not execute anything to end instruction processing. - 特許庁

コンパイラが実施する外側ループ展開において、キャッシュ競合や過剰なプリフェッチの発生による実行性能の低下を防止する。例文帳に追加

To prevent execution performance due to cache competition and excessive prefetch occurrence from falling in outer loop development carried out by a compiler. - 特許庁

プリフェッチ部１Ｃは、ホスト３により読み出されるデータを、先回りして記憶部２から読出し、キャッシュメモリ１Ｂに記憶させる。例文帳に追加

A prefetch part 1C prefetches the data to be read by the host 3 from the storage part 2, and stores it in a cache memory 1B. - 特許庁

未決のラインＭにおける未解決のブランチは、ラインＭ＋１がメイン・メモリからプリフェッチされる前に解決される。例文帳に追加

The unresolved branch in the unsettled line M is resolved before the line M+1 is prefetched from the main memory. - 特許庁

外部メモリとプリフェッチメモリとの間のデータ転送量の削減を図ることができる動画像処理装置を提供する。例文帳に追加

To provide a motion picture processing apparatus which reduces a data transfer quantity between an internal memory and a prefetch memory. - 特許庁

ヒット判定部２３０はプロセッサからのラップアラウンドメモリアクセスがプリフェッチバッファ２１０にヒットしているか否かを判定する。例文帳に追加

A hit determination part 230 determines whether or not wrap-around memory access from a processor hits a prefetch buffer 210. - 特許庁

エンコード処理部４２、４３は、プリフェッチメモリ４４を共有とし、処理画面内の上下に隣接するマクロブロックラインを並列処理する。例文帳に追加

Encoding processing sections 42, 43 share a prefetch memory 44, and execute parallel processing for microblock lines adjacent to upper and bottom parts in a processing screen. - 特許庁

メモリ装置用のプリフェッチ機能の可能化及び不能化のうち何れか一方を動的に選択するためのシステム及び方法を提供する。例文帳に追加

To provide a system and method for dynamically selecting either of able or disable of a pre-fetch function for a memory device. - 特許庁

高速モードにおいて、上記プリフェッチされたデータビットは４つのパラレル−シリアルコンバータ１５０ａに並列伝送される。例文帳に追加

In the high speed mode, the pre-fetched data bits are transferred in parallel to four parallel-to-serial converters 150a. - 特許庁

ヘルパースレッドは、パフォーマンスボトルネックを受けるソフトウェアアプリケーションの特定されたエリア内データをプリフェッチする。例文帳に追加

The helper thread prefetches a data in the specified areas of the software application experiencing the performance bottleneck. - 特許庁

例えば、命令プリフェッチタイミングを検出すべき命令アドレスや、所定の命令タイプの実行回数が設定される。例文帳に追加

For example, an instruction address whose instruction prefetch timing is detected and the number of times of the execution of a predetermined instruction type are set. - 特許庁

検出状態設定部５２０は命令プリフェッチタイミングを検出すべきプログラムの実行状態を設定する。例文帳に追加

A detection state setting section 520 sets the execution state of a program of which the instruction prefetch timing is detected. - 特許庁

プログラムを作成するユーザにプリフェッチ命令の挿入位置を修正するための指標を与えること。例文帳に追加

To give an index for correcting the inserting position of a prefetch instruction to a user who creates a program. - 特許庁

また、現ラインの分岐命令は、両ラインのプリフェッチを完了させるまでの余裕をもたせるため、現ラインの後半部分に配置される。例文帳に追加

The branch instruction of the current line is arranged in the latter part of the current line in order to keep a margin until the prefetch of the both lines is completed. - 特許庁

不要な命令プリフェッチ要求などの発生を抑止し、プロセッサの性能低下を防止することを課題とする。例文帳に追加

To prevent reduction in performance of a processor by preventing generation of an unnecessary instruction prefetch request or the like. - 特許庁

２ビットプリフェッチ方式とウェーブパイプライン方式の両方式を適用した高速データ出力可能なDDR SDRAMを提供する。例文帳に追加

To provide a DDR SRAM which applies both systems of a two bits pre-fetch system and a wave pipeline system and can output data at high speed. - 特許庁

画像符号化装置１０は、制御部１９と、記憶部（プリフェッチバッファ１８２）と、動き制御部１８１と、動き補償部１８３と、を備える。例文帳に追加

The image encoder 10 includes: a control section 19; a storage section (prefetch buffer 182); a motion control section 181; and a motion compensation section 183. - 特許庁

データ・プリフェッチにオープン・ページ・モードを使うメモリへのメモリ・アクセスを実施する方法および装置を提供する。例文帳に追加

To provide a method and apparatus for implementing memory access to a memory using an open mode with data prefetching. - 特許庁

低速モードにおいて、２組のプリフェッチされたデータビットは８つのパラレル−シリアルコンバータに並列で伝送される。例文帳に追加

In the low speed mode, two sets of pre-fetched data bits are transferred in parallel to eight parallel-to serial converters. - 特許庁

システム固有のメモリ構成や入出力装置の構成に最適なプリフェッチ制御を行うことができるマイクロプロセッサを実現する。例文帳に追加

To achieve a microprocessor for performing prefetch control which is optimal to the configurations of a memory or input/output device unique to a system. - 特許庁

ＣＰＵ１０８は、システムバス１１４を介してプリフェッチコマンドをＳＤＲＡＭメモリコントローラー１１０に送信する。例文帳に追加

A CPU 108 transmits a prefetch command via a system bus 114 to an SDRAM memory controller 110. - 特許庁

キャッシュメモリ装置１Ａにおいて、先行ミス検出回路２３と置換制御回路２４とプリフェッチバッファ２５を設ける。例文帳に追加

The cash memory device 1A is provided with a previous miss detection circuit 23, a replacement control circuit 24, and a pre-fetch buffer 25. - 特許庁

さらに、サービス・データのプリフェッチおよびキャッシュを可能にした構造化データ・オブジェクト内へサービス・データをストアすることができる。例文帳に追加

Further, the service data can be stored in a structured data object that allows for pre-fetching and caching of the service data. - 特許庁

高速なデータ転送を可能とするプリフェッチ技術を採用したデータ転送制御装置を提供する。例文帳に追加

To provide a data transfer controlling equipment using pre-fetch technique realizing fast data transfer. - 特許庁

冗長なプリフェッチ・リードサイクルを縮小し、転送能力の向上を図ることができるバスブリッジ装置を提供する。例文帳に追加

To provide a bus bridge device capable of reducing a redundant pre- fetch lead cycle and improving the transfer performance. - 特許庁

分岐条件に関する予測は、必要に応じて命令を投機的にプリフェッチし、ロードするのに使用される。例文帳に追加

Prediction regarding a branch condition is used to speculatively prefetch and load an instruction. - 特許庁

画像データを圧縮することによりプリフェッチメモリの容量を削減した画像処理装置を提供する。例文帳に追加

To provide an image processing apparatus that reduces the amount of required prefetch memory by compressing image data. - 特許庁

したがって、分岐先命令をプリフェッチする場合と比較して分岐先命令を実行するまでの時間を短縮することが可能となる。例文帳に追加

Then, it is possible to shorten a time until executing the branch destination instruction more than when prefetching the branch destination instruction. - 特許庁

未解決のブランチが存在しない場合、ラインＭはコミットされ、メイン・メモリからプリフェッチされる。例文帳に追加

If an unresolved branch does not exist, the line M is committed and prefetched from the main memory. - 特許庁

つづいて、条件付プリフェッチ命令の第２部分に含まれる、ターゲット命令のアドレスを特定する。例文帳に追加

The address of a target instruction contained in a second part of the conditioned prefetch instruction is specified. - 特許庁

回路規模の増大を抑制しつつ、バースト長をプリフェッチ数よりも少なく設定可能な半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor storage device in which a burst length can be set to smaller than the number of pre-fetches while suppressing an increase in a circuit scale. - 特許庁

分岐・プリフェッチ判定部１７は、分岐要求信号を受け取ったときには、キャッシュアクセスモード切替信号を「Ｈ」レベルに設定する。例文帳に追加

A branch/prefetch determining part 17, on receiving a branch request signal, sets a cache access mode switch signal at "H" level. - 特許庁

ビクティムキャッシュは第２設定数ＶＣ、プリフェッチキャッシュは第３設定数ＰＣのキャッシュラインを備える。例文帳に追加

The victim cache is provided with the cache line of the 2nd set number and the prefetch cache is provided with the cache line of the 3rd set number. - 特許庁

ホスト装置２０から与えられた読み出し要求の履歴を記憶するプリフェッチ予測テーブル１２２を設ける。例文帳に追加

This disk controller is provided with a prefetch prediction table 122 for storing the history of reading requests given from a host device 20. - 特許庁

描画プロセッサ１０９は、ソース，パターン，デスティネーションプリフェッチ／ライトと、各々ＤＭＡＣを有している。例文帳に追加

A plotting processor 109 has a source, a pattern, destination prefetch/write and their respective DMACs. - 特許庁

プリフェッチバッファバンク１０１は、複数のバッファエントリを含み、各スレッドについて複数の命令を格納する。例文帳に追加

A pre-fetch buffer bank 101 includes a plurality of buffer entries and stores a plurality of instructions concerning respective threads. - 特許庁

ＣＰＵ１０２に分岐動作を実行させる分岐命令と関連づけられた条件付プリフェッチ命令の第１部分に含まれる値を特定する。例文帳に追加

A value contained in a first part of a conditioned prefetch instruction associated with a branch instruction making a CPU 102 execute branch operation is specified. - 特許庁

Ｋビットプリフェッチ部は、前記メモリセルアレイにアクセスするための第２クロックに応答してカラムアドレスをデコーディングして前記活性化されたワードラインに連結されたメモリセルから前記デコーディングされたカラムアドレスに対応するＫ個のデータをプリフェッチする。例文帳に追加

The K-bit prefetch section decodes a column address in response to a second clock for accessing the memory cell array, and prefetches K data corresponding to the column address decoded from the memory cell connected to the activated word line. - 特許庁

多重ループ内のデータストリームに対して、プリフェッチ起動命令を連続的に参照される最も外側のループの直前に挿入することにより、プリフェッチ起動命令の実行回数を削減してプログラム実行の高速化を図る。例文帳に追加

To reduce the execution frequency of a prefetch starting command to speed up program execution by inserting, to a data stream within multiple loops, the prefetch starting command just before the outermost loop in which the prefetch starting command is continuously referred to. - 特許庁

データ処理装置は複数の命令セットのうちのいずれかからの命令を実行するためのプロセッサコアと、メモリからの命令を実行のためにプロセッサコアに送る前にこの命令をプリフェッチするためのプリフェッチユニットとを備える。例文帳に追加

The data processing apparatus comprises a processor core for executing instructions from any of a plurality of instruction sets, and a prefetch unit for prefetching instructions from a memory prior to sending the instructions to the processor core for execution. - 特許庁