「プリフェッチ」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

先行するプリフェッチ命令の要求が完了する前に、命令プロセッサが処理したロード命令がデータキャッシュミスを起こした場合に、主記憶アクセスレイテンシを軽減し、システム性能を向上させる。例文帳に追加

To reduce main storage access latency and to improve system performance when a load instruction processed by instruction processors brings about a data cache error before the request of leading prefetch instruction is completed. - 特許庁

プリフェッチコマンドが検出されると、生成された仮想アドレスに関連する物理ベースアドレスがＴＬＢに現在存在するか否かを確認するためにＴＬＢがチェックされる。例文帳に追加

When the prefetch command is detected, a TLB is checked in order to confirm whether or not a physical base address related to a generated virtual address currently exists in the TLB. - 特許庁

大量のデータを一括してメモリ部からプリフェッチすることが出来るため、照合の対象となる記憶データの書き換えを高速に実行することが可能となる。例文帳に追加

As a large quantity of data can be pre-fetched en bloc from the memory section, rewriting stored data to be collated can be performed at high speed. - 特許庁

メモリ使用状況の情報に基づいて、相対的な値によりページに優先順位を付け、より有用なページをメモリにプリフェッチおよび／または保持するように機構が機能する。例文帳に追加

The mechanism functions so as to assign priority to the page by a relative value based on the information of a memory use condition to prefetch and/or keep a relatively useful page in the memory. - 特許庁

ページは、複数のサブセットを含む優先順位付きのスタンバイページセットにプリフェッチして保持し、それによってより有用なページがより有用でないページに優先してメモリに残る。例文帳に追加

The page is prefetched and kept in a standby page set with priority including a plurality of subsets, whereby the useful page is left ahead of non-useful pages. - 特許庁

キャッシュ中の有効なデータが排除されてしまうことがなく、メモリ帯域利用効率に優れ、ハードウェアプロセッサにより生成される全てのプリフェッチ命令を有効に活用することができるハードウェアプロセッサの提供。例文帳に追加

To provide a hardware processor which does not exclude effective data in a cache, is excellent in memory band utilization efficiency, and can effectively utilize all prefetch commands generated by the hardware processor. - 特許庁

メモリ装置を共有する複数プロセッサからなるシステムで、プリフェッチ命令によるキャッシュ機構の効果が、メモリ装置への競合アクセスに起因して無効となることを、簡単な回路構成で防止すること。例文帳に追加

To prevent the effect of a cache mechanism due to a prefetch instruction, from becoming invalid caused by accessing a system having a plurality of processors sharing a memory device by simultaneous access to the memory device, using a simple circuit configuration. - 特許庁

プリフェッチバッファ１０８は、メインＲＡＭ２５から、ソート後の構造体インスタンスを順次読み込み、読み込んだ順番で構造体インスタンスを出力するＦＩＦＯ構造のバッファである。例文帳に追加

A pre-fetch buffer 108 is a buffer having a FIFO structure for sequentially reading a structure instance after sorting from a main RAM 25, and for outputting the structure instance in an order of being read. - 特許庁

画像変形処理回路において比較的大きな割合を占めるプリフェッチの機構を持たずに任意の形状変形を実現するための技術を提供すること。例文帳に追加

To provide a technique for arbitrarily modifying a shape without a mechanism for pre-fetching which occupies a relatively large area in an image modification processing circuit. - 特許庁

また、命令実行のシーケンスに不連続を生じるような命令があった場合には、故意のファントムエントリを生成し、これについて、命令プリフェッチをおこなえるようにする。例文帳に追加

When an instruction that may generate discontinuity is present in a sequence of instruction execution, a deliberate phantom entry is generated and an instruction prefetch is allowed to be executed for it. - 特許庁

受信装置のＣＰＵの負荷を軽減し、短時間でアプリケーションデータをプリフェッチさせることができるデータ伝送方法、その方法により伝送されたデータを受信する受信装置等を提供する。例文帳に追加

To provide a data transmission method that can relieve a load on the CPU of a reception apparatus so as to pre-fetch application data in a short time and to provide the reception apparatus or the like for receiving the data sent by the method. - 特許庁

データ転送サイクルを高速化するプリフェッチ方式を採用しながら、周辺データ線の本数を削減してチップサイズ縮小を実現できる同期型半導体記憶装置を提供する。例文帳に追加

To provide a synchronizing type semiconductor memory in which chip size can be reduced by decreasing the number of peripheral data lines while adopting a pre-fetch system by which speed of data transfer cycle is increased. - 特許庁

高速または低速のいずれのモードにおいても、２つのメモリアレイ各々からの３２ビットのデータは各組の３２個のフリップフロップ１２０中にプリフェッチされる。例文帳に追加

In either mode of high speed or low speed, 32-bits data from each of two memory arrays are pre-fetched into respective sets of 32 flip-flops 120. - 特許庁

実施形態の命令制御装置は、受付手段と、記憶手段と、算出手段と、プリフェッチ手段と、実行手段と、取得手段と、特定手段と、更新手段と、を備える。例文帳に追加

An instruction control apparatus includes a receiving means, a storage means, a calculation means, a prefetch means, an execution means, an acquisition means, a specification means and an updating means. - 特許庁

多ビット・プリフェッチ方式によるメモリセルアクセスを行うＳＤＲＡＭにおいて、アドレス選択信号切り換え時等におけるノイズの発生を低減する。例文帳に追加

To reduce generation of a noise at the time of switching an address selecting signal and the like in an SDRAM performing memory cell access by multi-bit pre-fetch system. - 特許庁

プロセッサ発トランザクションをもとにプリフェッチトランザクションを自ら生成するキャッシュコントローラを備えたコンピュータシステムにおいて、システム内の無駄なトランザクションを減らす。例文帳に追加

To reduce useless transactions in a computer system having a cache controller that generates a prefetch transaction by itself based on a processor- originated transaction. - 特許庁

２ビットのデータプリフェッチの場合は、最初のデータが取り込まれてから以降であって、２ビット目のデータが取り込まれる前に冗長判定動作が開始される。例文帳に追加

The redundancy decision circuits 146, 246 perform redundancy deciding operation from the rising edge of a clock for fetching a first data Data1. - 特許庁

置換制御回路２４は先行ミス信号３８が与えられると、アドレス４をインクリメントし、外部メモリ装置３から次のエントリーのデータを読み出し、プリフェッチバッファ２５へ格納する。例文帳に追加

When the previous miss signal 38 is given, the replacement control circuit 24 carries out increment of the address 4 and reads out data of the following entry from the external memory device 3 so as to store them in the pre-fetch buffer 25. - 特許庁

プリフェッチ処理を待つディマンドフェッチ処理の待ち時間を短縮するキャッシュメモリ制御装置、キャッシュメモリ制御方法、中央処理装置、情報処理装置、中央処理方法を提供する。例文帳に追加

To provide a cache memory controller, a cache memory control method, a central processor, an information processor, and a central processing method, reducing a waiting time of a demand fetch process waiting a prefetch process. - 特許庁

ループ命令が殆ど存在せず専らリニアな連続アドレスに命令が配置された処理プログラムを対象とした命令プリフェッチの構成を簡素化する。例文帳に追加

To simplify the constitution of a instruction prefetch from a processing program which has nearly no loop instruction and in which instructions are arranged in linear successive addresses. - 特許庁

プリフェッチ対象として指定するアドレス範囲を必要以上に広げることなく、また、実メモリの使用上のアドレス制限をなくすことのできるデータ転送方法および装置を提供する。例文帳に追加

To provide a data transfer method and device for eliminating any address restriction on the use of a real memory without enlarging an address range to be designated as a prefetch object more than necessary. - 特許庁

ブロック１つ分のターゲット命令は、ターゲットアドレスから始まりカウントが達成されるまで継続し、プロセッサの命令キャッシュにプリフェッチされる。例文帳に追加

A target instruction for one block is started with a target address, and continued until count is achieved, and prefetched by the instruction cache of a processor. - 特許庁

検出回路１０８は、Ｅ−ＡＤＲの値とＲ−ＡＤＲの値の差分が所定値未満になったことを検出すると、他のバッフア装置にプリフェッチの起動がかかる。例文帳に追加

When a detection circuit 108 detects the difference between the values of the E-ADR and R-ADR becomes less than a prescribed value, the start of prefetch is loaded to another buffer device. - 特許庁

分配ファイルシステムは、迅速なサービスを効果的に行うためのアクセス、場所および移動の透過性をもつ作業環境を達成させるデータ・マイニング・ベースのインテリジェント・プリフェッチング機能を有する。例文帳に追加

The distribution file system has an intelligent prechecking function of data-mining base which attains the working environment having transparency in an access, location and transfer for efficiently conducting a rapid service. - 特許庁

そして、コンパイラ装置１０は、ループブロッキングのパターンに該当すると判定された場合には、次に処理するブロックに対してプリフェッチ命令を生成する。例文帳に追加

The compiler device 10 generates prefetch instructions to a block to be next processed when it is decided that the source program corresponds to the pattern of the loop blocking. - 特許庁

循環形のラップアラウンドによるフィル戦略を使用して、プリフェッチを行うことでキャッシュヒット時に新しい情報をキャッシュセグメントに繰り返し格納してもよい。例文帳に追加

A circular wrap-around fill strategy can be used to repeatedly store new information to the cache segments upon cache hits by performing pre-fetching. - 特許庁

また、命令実行のシーケンスに不連続を生じるような命令があった場合には、故意のファントムエントリを生成し、これについて、命令プリフェッチをおこなえるようにする。例文帳に追加

When there is an instruction causing discontinuity in a sequence of executing the instruction, the phantom entry is deliberately produced and allowed to perform an instruction prefetch. - 特許庁

活動停止中のスレッドに実行が許可されたとき、即時停止を回避するような方式で、プリフェッチ・バッファ１１８が複数の独立スレッド処理に関連して使用される。例文帳に追加

When an execution is permitted in a thread that is stopping the acting, a prefetch buffer 118 is used in relation to a plurality of independent thread processings in a method as avoids an instantaneous stop. - 特許庁

ユーザのリクエスト・ログを用いて、ユーザ毎にプリフェッチを行なうことで、特定ユーザのリクエストしたＷＷＷ情報を効率的にキャッシュする。例文帳に追加

Prefetch is executed for each user by using the request log of a user so that WWW information requested by a specific user can be efficiently cached. - 特許庁

強い重み付き予測よりも正確さが低くなる傾向がある弱い重み付き予測に関しては、推測的にキャッシュを満たしてその後にフラッシュすることと関連する電力は、命令プリフェッチを停止させることによって節約される。例文帳に追加

Regarding a weakly weighted prediction tending to reduce accuracy than a strongly weighted prediction, power associated with conjecturally filling and then flushing a cache is saved by stopping instruction prefetches. - 特許庁

プリフェッチ処理を行うＤＤＲ形式ＳＤＲＡＭにおいて、レイテンシ処理回路の高速化を図り、動作クロックの周波数の上限をさらに上げる。例文帳に追加

To raise further the upper limit of a frequency of an operation clock by increasing operation speed of a latency processing circuit, in s DDR type SDRAM performing pre-fetch processing. - 特許庁

ＳＡＳエクスパンダ１１０のプロセッサ１６０は、ネクサスに関連付けられるデータアクセス情報を収集し、データプリフェッチが適しているか否かを判断する。例文帳に追加

A processor 160 of the SAS expander 110 collects data access information associated with a nexus and determines whether a data prefetch is appropriate. - 特許庁

一方、モード切替指示が検出された際にデータ転送処理が実行中である場合には、モード切替部２２７はデータ転送処理の終了を待ってプリフェッチサイズの切替を実行する。例文帳に追加

On the other hand, if the data transfer processing is being executed when the mode change instruction is detected, the mode change part 227 changes the prefetch size after the data transfer processing is completed. - 特許庁

割り込み制御部が待機している間に中央処理装置はプリフェッチされた主ルーチンを継続して実行しているため、割り込み処理ルーチンのフェッチに必要な時間を隠蔽することが出来る。例文帳に追加

Since the central processing unit continuously executes a prefetched main routine while the interruption controlling part is waiting, it is possible to conceal time needed to fetch the interruption processing routine. - 特許庁

キャッシュメモリの容量を超えるような規模の大きな周期処理において、毎周期アクセスされる確率が高いデータがキャッシュヒットとなるよう、適切なタイミングでプリフェッチを行う。例文帳に追加

To perform prefetch in a proper timing so that data that are likely to be accessed in each cycle are read from a cache, in a cyclic processing whose scale is large enough to exceed the capacity of a cache memory. - 特許庁

本発明のメモリ装置６００はメモリセルアレイ６０２を備え、メモリセルアレイ６０２からプリフェッチされたデータビットを受信するためのローカルセンスアンプ６１１〜６１８を備える。例文帳に追加

This memory device 600 is provided with a memory cell array 602 and local sense amplifiers 611-618 for receiving pre-fetched data bits from the memory cell array 602. - 特許庁

プリフェッチによってクライアントへのデータ取得の高速化が可能な状況の拡大を図るプロキシシステム及び中継方法を提供すること。例文帳に追加

To provide a proxy system and a relay method for enlarging a condition that can accelerate data acquisition for a client by pre-fetching. - 特許庁

条件が満たされたとき、ＣＰＵ１０２の命令キャッシュ１０４にターゲット命令のアドレスを開始アドレスとして１以上の命令をプリフェッチする。例文帳に追加

When the condition is satisfied, one or more instructions are prefetched to an instruction cache 104 of the CPU 102 by use of the address of the target instruction as a starting address. - 特許庁

データ送信部１３２は、外部装置１０からのリード要求を受けると、前記プリフェッチデータ記憶部１３６に格納されているデータを内部クロックと非同期で読み出して、読み出したデータを外部装置１０に向け送信する。例文帳に追加

A data sending part 132, upon a read request from the external device 10, reads out the data stored in the pre-fetched data storage part 136 asynchronously with the internal clock and sends the read data to the external device 10. - 特許庁

前記ＡＰＬＵは、前記メモリ装置に対するアクセス・パターンを決定するためにこれらのコマンドを独立的に分析するとともに、かかる分析の結果に基づいて、前記メモリ装置用のプリフェッチ機能の可能化及び不能化のうち何れか一方を動的に選択する。例文帳に追加

The APLU independently analyzes the commands to determine access patterns to the memory devices and dynamically selects between enabling a pre-fetch function and disabling the pre-fetch function for the memory devices based on the results of the analysis. - 特許庁

バーストカウンタ１２，１３は、コマンドデコーダ１０から読み出し／書き込みコマンド信号が入力されたとき、多ビットプリフェッチアドレス生成回路１１から出力された内部アドレス信号、およびあらかじめ内部で設定されているバースト長信号から複数の内部アドレス信号を生成する。例文帳に追加

Burst counters 12 and 13 generate a plurality of internal address signals in accordance with the internal address signals outputted from the multibit prefetch address generating circuit 11 and burst length signals which are predetermined in them when reading/writing command signals are inputted from a command decoder 10. - 特許庁

複数階層のキャッシュメモリにおいて、上位階層のキャッシュメモリから下位階層のキャッシュメモリに発行されるハードウエアプリフェッチの要求により、無駄な下位階層キャッシュアクセスパイプラインが消費されるのを抑制する。例文帳に追加

To suppress wasteful consumption of a low hierarchy cache access pipeline by a hardware prefetch request issued from a cash memory of high hierarchy to a cache memory of low hierarchy in a cache memory having a plurality of hierarchies. - 特許庁

本発明は、コンピュータ装置と磁気ディスク装置とがキャッシュメモリを介して接続されている磁気ディスクシステムにおいて、コンピュータ装置からの読み出し要求に対する読み出しデータがシーケンシャル性を有すると判定される場合、一定サイズで一定量のプリフェッチをおこなう。例文帳に追加

In a magnetic disk system in which the computer device and a magnetic disk device are connected via a cache memory, if readout data for a readout request from the computer device is determined to have a sequential property, a prefetch is performed for a certain amount by certain size. - 特許庁

ＣＰＵ１からネットワークインタフェース１００へプリフェッチ要求を発すると、メモリバスインタフェース１２０が、指定されたアドレスに基づいて外部メモリ１４０〜１４３からバッファメモリ１２５まで該当するデータを移動しておく。例文帳に追加

When a prefetch request is issued from the CPU 1 to a network interface 100, a memory bus interface 120 moves the data from external memories 140 to 143 to a buffer memory 125 based on a designated address. - 特許庁

アドレス回路９０２はメモリをアドレスし、プリフェッチ記憶領域９０４ａ−９０４ｃがそのアドレス回路によるアドレス変更の間のメモリアクセスのレイテンシを隠すために、現在アドレスと１つ以上の後続アドレスとをストアする。例文帳に追加

An address circuit 902 addresses the memory and stores the present address and the one or more succeeding addresses in order for pre-fetch memory regions 904 to 904c to hide the latency of the memory access during the time of the address change by the address circuit. - 特許庁