「並列帰還」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Ｌ個の並列データに対して高速処理可能な判定帰還等化回路を提供する。例文帳に追加

To provide a decision feedback equalizer which can process parallel data of the number L at high speed. - 特許庁

並列帰還回路は、入力部ＲＦｉｎに結合した帰還キャパシタＣｆと、相互コンダクタンス段と縦続段との間に結合した帰還抵抗Ｒｆとを有する。例文帳に追加

The parallel feedback circuit is provided with a feedback capacitor Cf connected to the input part RFin and a feedback resistor Rf connected between the mutual conductance stage and the cascade connection stage. - 特許庁

複数の帰還抵抗５〜７を並列に接続し、ＣＰＵ２が制御レジスタ３に任意にデータを書き込むことにより、複数の帰還抵抗５〜７それぞれのＯＮ、ＯＦＦを任意に制御し、電圧が変動しても一定の帰還抵抗値を設定する。例文帳に追加

A plurality of feedback resisters 5-7 are connected in parallel, and a CPU 2 writes data in a control register 3 arbitrarily. - 特許庁

変換部は、演算増幅器と、演算増幅器の入出力端子間に設けられたメインスイッチと、複数の帰還コンデンサと、各帰還コンデンサと直列接続され、対応する帰還コンデンサをメインスイッチと並列接続する帰還スイッチと、を備える。例文帳に追加

The conversion part has an operational amplifier, a main switch provided between an input terminal and an output terminal of the operational amplifier, multiple feedback capacitors, and feedback switches serially connected to each of the feedback capacitors for connecting a corresponding feedback capacitor to the main switch in parallel. - 特許庁

帰還トランジスタ５を、半導体レーザ２又は駆動トランジスタ４に直列又は並列に接続し、帰還トランジスタ５に流れる電流をフォトダイオード３で発生する電流により制御する構成とする。例文帳に追加

A feedback transistor 5 is connected with the semiconductor laser 2 or the drive transistor 4 in series or parallel, and a current flowing through the feedback transistor 5 is controlled by a current generated by the photodiode 3. - 特許庁

このトランジスタ１４に並列に、帰還用の抵抗１７を接続することにより、帰還回路の合成抵抗の可変範囲を所定の範囲に限定することができる。例文帳に追加

Connecting a feedback resistor 17 in parallel with the TR 14 can limit a variable range of a combined resistance of a feedback circuit to a prescribed range. - 特許庁

ここで、３端子能動素子３は、入力端子４と出力端子５間に帰還容量を有し、伝送線路１と帰還容量とは並列共振回路を形成する。例文帳に追加

The 3-terminal active element 3 has feedback capacitance between the input terminal 4 and the output terminal 5 and the transmission line 1 and the feedback capacitance form a parallel resonance circuit. - 特許庁

第２段フィルタは、第２段演算増幅器ＯＰＡ１と、第２入力抵抗Ｒ１と、第２帰還容量Ｃと可変帰還抵抗Ｒ３との並列接続を含む不完全積分器によって構成される。例文帳に追加

The second stage filter is composed of an imperfect integrator including a second stage operational amplifier OPA1, a second input resistor R1, and a parallel connection of a second feedback capacitance C and a variable feedback resistance R3. - 特許庁

第２帰還回路は、第１帰還回路と並列に配置され、位相補償用コンデンサと、第１信号と第２信号とに基づいて開閉が制御されるスイッチとを備える。例文帳に追加

The second feedback circuit is arranged in parallel with the first feedback circuit, and is provided with a capacitor for phase compensation, and a switch whose turn-on/off is controlled on the basis of the first signal and the second signal. - 特許庁

更に、コンデンサＣ２及び抵抗Ｒ２１で構成されたローパスフィルタに、負帰還ループの位相遅れを防止するためのコンデンサＣ２２を並列に接続し、第２の負帰還ループでの発振を防止する。例文帳に追加

Furthermore, a capacitor C22 for preventing the negative feedback loop from being delayed in phase is connected in series to the low-pass filter composed of the capacitor C2 and the resistor R21 so as to prevent oscillations from occurring in a second negative feedback loop. - 特許庁

演算増幅器２の負帰還ループ６に設けられたフィードバック抵抗３と並列にツェナーダイオード５を設ける。例文帳に追加

A Zener diode 5 is provided parallel to a feedback resistor 3 provided in a negative feedback loop 6 of the calculation amplifier 2. - 特許庁

増幅器１２の負帰還経路１６を、並列接続のダイオード及び抵抗Ｒ２のリミッタ１４と、抵抗Ｒ１とで構成する。例文帳に追加

A negative feedback path 16 of the amplifier 12 is constituted of a limiter 14 of a parallel connection diode and a resistance R2, and a resistance R1. - 特許庁

ダイオードＤｉには帰還手段たるインピーダンス要素としてコンデンサＣｉｎが並列に接続される。例文帳に追加

A capacitor Cin is connected as the impedance element of a feedback means in parallel with a diode Di. - 特許庁

ＴＩＡ回路２ｂの帰還回路３０は、並列接続された複数の抵抗ユニット３４ａ及び３４ｂを有する。例文帳に追加

The feedback circuit 30 of the TIA circuit 2b has a plurality of parallel-connected resistance units 34a and 34b. - 特許庁

本発明の受光アンプ回路１は、ゲイン抵抗１４と位相補償キャパシタ１５との並列接続回路を負帰還部１６を有している。例文帳に追加

A light receiving amplification circuit 1 is provided with a negative feedback part 16, consisting of a gain resistor 14 and a phase compensation capacitor 15. - 特許庁

帰還コイル６に対して並列に設けられた分流回路２４は、出力電流の一部をサーミスタ２５を介して分流する。例文帳に追加

A shunt current circuit 24 which is installed in parallel with reference to the feedback coil 6 shunts a part of the output current via a thermistor 25. - 特許庁

ＣＭＯＳインバータＩＶ１、帰還抵抗Ｒｆ及び水晶振動子Ｑｚが、互いに並列接続されている。例文帳に追加

A CMOS inverter IV1, a feedback resistor Rf, and a quartz resonator Qz are connected in parallel. - 特許庁

差動入力部の容量のアンバランスに起因する並列帰還型差動増幅回路の帯域劣化をなくした光受信器を提供する。例文帳に追加

To provide an opticalreceiver for avoiding the band deterioration in a parallel feedback differential ampifier circuit due to the unbalance in capacitance at differential inputs. - 特許庁

並列帰還型差動増幅回路部の帯域劣化を防止しつつ、小型化が可能な光受信装置を提供する。例文帳に追加

To provide a compact optical receiver which prevents band degradation of a parallel-feedback differential amplifying circuit part. - 特許庁

信号の分離された部分を処理する並列経路を用いて帰還制御信号を生じるシステムおよび方法を提供する。例文帳に追加

To obtain a system and a method which use parallel routes, which process the separated parts of a signal, to generate a feedback control signal. - 特許庁

また、一次側並列共振コンデンサＣｒに得られる共振パルス電圧を、Ｃｒと力率改善用並列共振コンデンサＣ20とにより分圧して整流電流経路に帰還する、静電結合形による電圧帰還方式の力率改善回路１０を備える。例文帳に追加

Furthermore, a power factor improving circuit 10 of a voltage feedback system by an electrostatic coupling type is provided that feedbacks a resonance pulse voltage obtained at a primary side parallel resonance capacitor Cr to a rectified current path by dividing the voltage with Cr and a parallel resonance capacitor C20 for power factor improvement. - 特許庁

駆動電圧調整回路４には、オペアンプ２１の出力端子に一端側が電気的に接続される第１帰還抵抗Ｒｂと、この第１帰還抵抗Ｒｂの他端側に接続されて直列回路を構成する第２帰還抵抗Ｒａと、この第１帰還抵抗Ｒｂに並列に接続されるコンデンサＣ２とが配設されている。例文帳に追加

A first feedback resistor Rb electrically connected at one end side to an output terminal of an operational amplifier 21 and a second feedback resistor Ra connected to the other end side of the first feedback resistor Rb to constitute a series circuit, and a capacitor C2 connected in parallel to the first feedback resistor Rb are arranged in a driving voltage adjustment circuit 4. - 特許庁

第１積分器と、第１積分器と並列に配置された第２積分器と、第１及び第２積分器の後に配置された最終積分器と、最終積分器の後に配置された信号標本化用比較器と、第１積分器への信号帰還回路と、第２積分器への信号帰還回路と、最終積分器への信号帰還回路とからなり、前記積分器で積分された入力信号を、前記信号標本化用比較器によって標本化し、その標本化された信号を前記信号帰還回路で帰還させることで、２次のΣ−Δ型ＡＤ変調を行うことを特徴とする。例文帳に追加

The device samples an input signal integrated by the integrators by the comparator for signal sampling and performs secondary Σ-Δ type A/D modulation, by feedbacking the sampled signal with the signal feedback circuits. - 特許庁

抵抗と容量の並列接続回路から成る負帰還回路を有する従来のアンプ回路において、回路の高速化を実現するために前記負帰還回路の容量値を低減していくと、回路各部に付随する寄生容量の影響が無視できなくなる。例文帳に追加

To reduce effect of parasitic capacitance on each circuit which becomes impossible to be neglected when a capacitance value of a negative feedback circuit is reduced in order to increase the speed of a conventional amplifier circuit having feedback circuit comprised of a parallel connection circuit of resistance and capacitance. - 特許庁

アナログ信号の入力１は、入力抵抗Ｒ１を介してオペアンプＯＰに入力し、オペアンプＯＰの入出力間には、帰還抵抗Ｒ１（１）に並列に、第２の帰還抵抗Ｒ１（２）〜Ｒ１（４）がアナログスイッチＳＷ１、ＳＷ２を介して接続されている。例文帳に追加

The input 1 of analog signal is inputted through an input resistor R1 to an operational amplifier OP and between the input and output of the operational amplifier OP, second feedback resistors R1(2)-R1(4) are connected through analog switches SW1 and SW2 parallel to a feedback resistor R1(1). - 特許庁

各ビット線上にある高開路電圧利得のビット線検出差動増幅回路は、帰還抵抗と高開路電圧利得のビット線検出差動増幅器を並列に配置してなり、帰還抵抗の抵抗値は、低抵抗状態に書き込まれた何れのメモリ抵抗体の抵抗値よりも大きい。例文帳に追加

A high-open-circuit-voltage gain bit line sensing differential amplifier circuit provided at each bit line, includes a feedback resistor and a high-open-circuit-voltage gain amplifier, arranged in parallel, wherein a resistance of the feedback resistors is greater than a resistance of any of the memory resistors programmed at a low resistance state. - 特許庁

そのうえで、一次側並列共振回路を形成するチョークコイル巻線Ｎ10から力率改善用チョークコイル巻線Ｎ11に対して共振パルス電圧を誘起させるようにして電圧帰還を図り、整流電流を断続する電圧帰還方式の力率改善回路１０を備える。例文帳に追加

It further includes a power factor improving circuit 10 of voltage feedback system for chopping a rectification current in which a voltage is fed back by inducing a resonance pulse voltage in a choke coil winding N11 for improving power factor from a choke coil winding N10 forming a primary parallel resonance circuit. - 特許庁

したがって、フォトダイオードＤの正の温度係数を帰還抵抗Ｒｆ１ｐ，Ｒｆ２ｐの負の温度係数で補償し、かつアンプ入力抵抗Ｒｅｘｔを外付けとして感度調整を行うことで、前記帰還抵抗Ｒｆ１ｐ，Ｒｆ２ｐに並列の帰還容量との時定数ＣＲも変化せず、応答特性の悪化を招くこともない。例文帳に追加

Therefore, the positive temperature coefficient of the photodiode D is compensated for by the negative temperature coefficient of the feedback resistors Rf1p and Rf2p, and sensitivity adjustment is made with an amplifier input resistor Rext as an external mount, thus preventing change in a time constant CR with feedback capacity in parallel with the feedback resistors Rf1p and Rf2p, and hence preventing deterioration in response characteristics. - 特許庁

また、Ｃmの他方端子に接続されるオペアンプ２８の反転入力端子と出力端子とを結ぶ帰還経路に、容量Ｃ2、高抵抗Ｒ2を並列に接続すると共に、これらＣ2及びＲ2に並列、かつ充電開始時にて順方向バイアスとなる向きにダイオードＤ2を接続する。例文帳に追加

A capacitance C2 and a high resistor R2 are connected in parallel to a feedback route that connects an inverted input terminal of an operational amplifier 28 connected to the other terminal of Cm and an output terminal, and a diode D2 is connected to C2 and R2 in parallel and in the direction of being a forward direction bias when starting charging. - 特許庁

演算増幅器２に負帰還をかけている抵抗体１８と並列に、逆方向にバイアスされたダイオード５、６を介して、１次遅れの伝達関数を有するインピーダンス回路１５、１６を接続する。例文帳に追加

Impedance circuits 15 and 16 having primary delay transmission functions are connected via diodes 5 and 6 biased in opposite directions in parallel with a resistor 18 applying negative feedback to an operational amplifier 2. - 特許庁

そして、電源電圧出力と帰還電圧の取り出し位置との間に、すなわち電源出力側の抵抗器４０１と並列に結露センサ４４を設ける。例文帳に追加

A dew condensation sensor 44 is provided between the power source voltage output and the feedback voltage taking out position, that is, in parallel to the power source output side resistor 401. - 特許庁

この注入同期発振器は、増幅回路２１と並列帰還回路２０を有し、この発振器の基本発振周波数の波長に対して略１／４の電気長を有する入力側の伝送線路２２を有する。例文帳に追加

The injection-locked oscillator has an amplification circuit 21 and a parallel feedback circuit 20, and has an input-side transmission line 22 which has an approximately quarter electric length with respect to the wavelength of a fundamental oscillation frequency thereof. - 特許庁

また、直列又は並列接続された複数の抵抗のうち、少なくとも１つの抵抗は常時選択されるようにして帰還抵抗値がゼロ又は無限大にならないようにする。例文帳に追加

In addition, a feedback resistance value does not become zero or infinity by making at least one resistor among the plurality of resistors connected in series or in parallel always selected. - 特許庁

所定の周波数で発振する圧電振動子Ｘｔａｌと、圧電振動子Ｘｔａｌと並列に接続され、圧電振動子Ｘｔａｌの発振出力を帰還させて増幅するＣＭＯＳインバータ１０とを備える。例文帳に追加

The circuit is provided with a piezoelectric vibrator Xtal which oscillates at a predetermined frequency, and a CMOS inverter 10, which is connected in parallel to the piezoelectric vibrator Xtal and feeds back and amplifies the oscillation output of the piezoelectric vibrator Xtal. - 特許庁

そして、帰還抵抗３は、第１の抵抗６と、この第１の抵抗６と直列接続したスイッチ手段７と、第１の抵抗６およびスイッチ手段７と並列接続した第２の抵抗８を有する。例文帳に追加

The feedback resistor 3 comprises a 1st resistor 6, a switch means 7 connected to the 1st resistor 6 in series and a 2nd resistor 8 connected to the 1st resistor 6 and the switch means 7 in parallel. - 特許庁

第１の並列帰還部は、サセプタンス成分によって、第１の増幅部で増幅された所望信号成分の位相と第１の増幅部で発生した第１のＩＭ３成分の位相とを変化させる。例文帳に追加

The first parallel feedback section uses its susceptance component to change a phase of a desired signal component amplified by the first amplification section and a phase of a first IM3 component generated in the first amplification section. - 特許庁

そして、入力端子ＩＮとなる第１のトランジスタＱ１のベースに対して第２のトランジスタＱ２の出力を戻して並列負帰還を掛ける。例文帳に追加

Then, an output from the second transistor Q2 is returned to a base of the first transistor Q1 acting as an input terminal N to provide parallel negative feedback. - 特許庁

フォトダイオードから出力される電流信号を入力信号とする並列−直列形電流帰還増幅器において、ノイズを低減しつつ、帯域も維持しかつ信号歪も抑制する。例文帳に追加

To keep the band and to suppress signal distortion while reducing noise in a parallel-series current feedback amplifier which receives a current signal output from a photodiode as an input signal. - 特許庁

電流源から出力される電流信号を入力信号とする並列−直列形電流帰還増幅器において、ノイズを低減しつつ、帯域も維持しかつ信号歪も抑制する。例文帳に追加

To suppress signal distortion as well as maintenance of a bandwidth while reducing noise with respect to a parallel-series type current feedback amplifier which receives a current signal output from a current source as an input signal. - 特許庁

オペアンプＡ１の出力側と、抵抗Ｒ６の出力側との間には、帰還抵抗として抵抗Ｒ１〜Ｒ５が直列接続されており、抵抗Ｒ１〜Ｒ４には、それぞれスイッチＳＷ１〜ＳＷ４が並列接続されている。例文帳に追加

Between the output side of an operational amplifier A1 and the output side of a resistor R6, feedback resistors R1-R5 are connected in series with the resistors R1-R4 connected in parallel with switches SW1-SW4, respectively. - 特許庁

メモリセルＭ１〜Ｍｎの出力ラインＬｏｕｔの電圧をコンデンサＣｓを介して負帰還出力するオペアンプ４０と、コンデンサＣｓに並列接続されたスイッチＳＷ０とを備える。例文帳に追加

An operational amplifier 40 for performing negative-feedback output of the voltage of the output line Lout of the memory cells M1 to Mn through a capacitor Cs, and a switch SW0 connected to the capacitor Cs in parallel are provided. - 特許庁

電圧制御部３０は、ＭＯＳ ＦＥＴ３１、３２、調整用抵抗素子Ｒ３、電圧監視回路３３からなり、ＭＯＳ ＦＥＴ３１と調整用抵抗素子Ｒ３の直列回路を帰還回路抵抗Ｒ２に並列に接続する。例文帳に追加

The voltage control part 30 includes MOS FETs 31 and 32, an adjusting resistance element R3 and a voltage monitoring circuit 33, and a series circuit of the MOS FET 31 and the adjusting resistance element R3 is connected to the feedback circuit resistance R2 in parallel. - 特許庁

これらＭＯＳトランジスタ５，６をオンすることにより、反転増幅回路１に対する帰還抵抗の値を下げ、コンデンサ７をＭＯＳトランジスタ６に並列接続した抵抗８により常時充電する。例文帳に追加

By turning on the MOS transistors 5, 6, a value of the feedback resistor to the circuit 1 is reduced, and the capacitor 7 is always charged through a resistor 8 connected in parallel with the MOS transistor 6. - 特許庁

外部信号をデコーダ７によってデコードしスイッチＳ１〜Ｓ５のいずれか１つをオンすることによって、所望の帰還コンデンサをスイッチＳ０に並列接続する。例文帳に追加

An external signal is decoded by a decoder 7 and one of the switches S1-S5 is switched to the ON state, to thereby connect in parallel the desired feedback capacitor with the switch S0. - 特許庁

自励方式のスイッチング駆動回路において、信号の増幅手段を設け、その入力部に正帰還回路、タイミング回路、フイードバック回路及び電流制限回路を並列して接続した。例文帳に追加

A signal-amplifying means is mounted to a self-switching drive circuit and, a positive feedback circuit, a timing circuit, a feedback circuit and a current-control circuit are disposed in parallel and connected to an input part of the means. - 特許庁