「拡散形トランジスタ」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

フィールド酸化膜を間に挟んだ両側の不純物拡散領域との間にトランジスタ、すなわち絶縁領域トランジスタ（３２０）を形成させる。例文帳に追加

A transistor, namely, insulating region transistor is formed between impurity diffused regions on both sides with a field oxide film inbetween. - 特許庁

素子の微細化を図りつつ、セルトランジスタと選択ゲートトランジスタとの間に浅い拡散層が形成できる製造方法を提供する。例文帳に追加

To provide a manufacturing method for forming a shallow diffusion layer between a cell transistor and a selection gate transistor while miniaturizing an element. - 特許庁

一方、縦型ＰＮＰトランジスタ２１では、Ｎ＋型拡散領域３８でトランジスタ２１形成領域を囲っている。例文帳に追加

In the vertical PNP transistor 21, on the other hand, the forming area of the transistor 21 is surrounded by an N^+-type diffusion region 38. - 特許庁

ここで、ある１つの光電変換部につながり、リセットトランジスタ、ソースフォロアトランジスタ及びスイッチトランジスタを形成する拡散領域が、その光電変換部に隣接した光電変換部の近傍に形成され、また、上記の転送トランジスタ、リセットトランジスタ、ソースフォロアトランジスタ及び選択トランジスタが互いに並行に配置される。例文帳に追加

Here, a diffusion area which leads to a certain photoelectric conversion part and forms the reset transistor, the source follower transistor, and a switch transistor is formed in the vicinity of a photoelectric conversion part adjacent to the photoelectric conversion part, and in addition, the transfer transistor, the reset transistor, the source follower transistor and the selection transistor are arranged in parallel with one another. - 特許庁

ｎ型トランジスタおよびｐ型トランジスタがシリコンの（５５１）面に形成された半導体装置において、前記ｎ型トランジスタの拡散領域に接触するシリサイド層の厚さが前記ｐ型トランジスタの拡散領域に接触するシリサイド層の厚さよりも薄い。例文帳に追加

In a semiconductor in which an n-type transistor and a p-type transistor are formed on a (551) plane of silicon, a thickness of a silicide layer being in contact with a diffusion region of the n-type transistor is smaller than that of a silicide layer being in contact with a diffusion region of the p-type transistor. - 特許庁

半導体基板１のソース拡散層８とドレイン拡散層９との間に中間拡散層１０を介してメモりトランジスタとセレクトトランジスタとを並べて形成する。例文帳に追加

Between a source diffusion layer 8 and a drain diffusion layer 9 of a semiconductor substrate 1, a memory transistor and a select transistor are formed side by side via an intermediate diffusion layer 10. - 特許庁

素子分離絶縁膜３ａに囲まれた領域の表面に、３個のＮ^+拡散層４ａ、４ｂ及び４ｃが形成されており、Ｎ^+拡散層４ａはＮチャネルＭＯＳトランジスタ１１ａのソース拡散層となり、Ｎ^+拡散層４ｃはＮチャネルＭＯＳトランジスタ１１ｂのソース拡散層となり、Ｎ^+拡散層４ｂはＮチャネルＭＯＳトランジスタ１１ａ及び１１ｂのドレイン拡散層となっている。例文帳に追加

Three N+ diffusion layers 4a, 4b, and 4c are formed on a surface of a region surrounded by an element isolating insulating film 3a. - 特許庁

アルミ電極２は、ｎ^+拡散領域１に接続し、トランジスタセルを取り囲むように形成される。例文帳に追加

An aluminum electrode 2 is connected to the n^+ diffusion region 1, and is formed to surround the transistor cell. - 特許庁

電界効果トランジスタは、半導体基板内に形成されたウエル拡散層に配される。例文帳に追加

The field effect transistor is arranged in the well diffused layer formed in a semiconductor substrate. - 特許庁

相補型バイポーラトランジスタで、ＰＮＰトランジスタとＮＰＮトランジスタの両方のエミッタ領域を多結晶シリコン膜から添加された不純物を同時に拡散させながら、その拡散深さを同程度で目標の浅い拡散層を形成し、しかも他の拡散層に影響を与えることなく、高特性の相補型のバイポーラトランジスタを得るための製造方法を提供する。例文帳に追加

To provide a manufacturing method for obtaining a complimentary bipolar transistor with a high behavior by maintaining a diffusion depth thereof to be the same degree to form a diffusion layer of a shallow target, and without affecting other diffusion layers, while simultaneously diffusing dopant added from a polycrystalline silicon film in both emitter areas of a PNP transistor and an NPN transistor in the complimentary bipolar transistor. - 特許庁

同一半導体基板１１上にメモリセルトランジスタと周辺トランジスタを有する不揮発性半導体記憶装置において、メモリセルトランジスタと周辺トランジスタの両拡散層及び周辺トランジスタのゲート電極上に、金属シリサイド層２８が形成され、メモリセルトランジスタのコンタクトがセルフアラインコンタクト構造を有する。例文帳に追加

In the non-volatile semiconductor storage device having a memory cell transistor and the peripheral transistor on the same semiconductor substrate 11, metallic silicide layers 28 are formed on both diffusion layers of the memory cell transistor and the peripheral transistor and on the gate electrode of the peripheral transistor, and the contact of the memory cell transistor has a self-alignment contact structure. - 特許庁

Ｎ^-拡散層１４ｂ，１７ｂは内部回路用ＭＯＳトランジスタのソース、ドレインの拡散層よりも深く形成されている。例文帳に追加

N- diffusion layers 14b and 17b are formed deeper than the diffusion layer of the source/drain of a MOS transistor for internal circuits. - 特許庁

真性ベース拡散層の外周部に外部ベース拡散層を形成したバイポーラトランジスタにおいて、高耐圧、高信頼性化を図る。例文帳に追加

To realize high breakdown voltage and high reliability of a bipolar transistor wherein an outer base diffusion layer is formed in an outer circumferential part of an intrinsic base diffusion layer. - 特許庁

第２のマスク９を用いて、トランジスタのしきい値を決定するＮ^+ 拡散層１１とＮ^+ 拡散層１４を形成する。例文帳に追加

Using the second mask 9, an n+ diffused layer 11 and n+ diffused layer 14 are formed for determining the threshold of the transistor. - 特許庁

また、ソース電位接続トランジスタを構成する拡散層の形状をメモリセルトランジスタの拡散層の形状と同一パターンにすることで、マスク作成の容易化を実現できる。例文帳に追加

Formation of a mask can be facilitated by employing an identical pattern in the diffusion layer constituting the source potential connection transistor and in the diffusion layer of a memory cell transistor. - 特許庁

Ｐ型基板３上の縦型ＰＮＰトランジスタ１ｂに対応する領域をエッチングして堀り込み部２０を設け、縦型ＰＮＰトランジスタ１ｂのＮ＋型埋め込み拡散層１２を縦型ＮＰＮトランジスタ１ａのＮ＋型埋め込み拡散層４より深い位置に形成する。例文帳に追加

A region on a P-type substrate 3, corresponding to a lateral PNP transistor 1b, is etched to form a trench part 20 and the N+ type embedded diffusion layer 12 of the lateral PNP transistor 1b is formed at a position deeper than the N+ type embedded diffusion layer 4 of a lateral PNP transistor 1a. - 特許庁

エミッタポリシリコン電極からの不純物拡散によってエミッタ拡散層を形成するバイポーラトランジスタの製造方法において、エミッタベースの浅接合を実現した状態でトランジスタの寄生抵抗を低減させる。例文帳に追加

To reduce a transistor in parasitic resistance in a state of realizing shallow junction of an emitter base, in a method of manufacturing a bipolar transistor whose emitter diffusion layer is formed by diffusing impurities from an emitter polysilicon electrode. - 特許庁

低耐圧ＭＯＳトランジスタのしきい値電圧が変化するのを防ぐとともに、ＬＤＭＯＳトランジスタのチャネル用拡散層とソース拡散層をともに自己整合的に形成する。例文帳に追加

To prevent threshold voltage of a low breakdown strength MOS transistor from varying and to form a channel diffusion layer and the source diffusion layer of an LDMOS transistor, while being self-aligning. - 特許庁

セルトランジスタＴｒの拡散層１５およびトレンチキャパシタＣの第３の導電層１１の間に介在するように、セルトランジスタＴｒの拡散層１５側にＧｅの導入部１４を形成する。例文帳に追加

A Ge guide 14 made of germanium is interposed between the diffusion layer 15 of the cell transistor Tr and the third conductive layer 11 of a trench capacitor C, where the Ge guide 14 is formed on the side of the diffusion layer 15 of the cell transistor Tr. - 特許庁

第２のＭＩＳトランジスタＴｒ２のＬＤＤ拡散領域３４を第３のＭＩＳトランジスタＴｒ３のＬＤＤ拡散領域４４と同条件で形成する。例文帳に追加

The LDD diffusion region 34 of the second MIS transistor Tr2 is formed under the same condition as the LDD diffusion region 44 of a third MIS transistor Tr3. - 特許庁

トランジスタ拡散層２４の表面にシリサイド膜２５を形成する工程に先だって、トランジスタ拡散層２４の表面をリセスエッチングする。例文帳に追加

Prior to a process that forms a silicide film 25 on the surface of a transistor diffusion layer 24, the surface of the transistor diffusion layer 24 is subjected to recess etching. - 特許庁

ＰＭＯＳフローティングゲート（ＦＧ）トランジスタ（４０ａ）とＰＭＯＳ選択ゲート（ＳＧ）トランジスタ（４０ｂ）とを有する２トランジスタＰＭＯＳメモリセル（４０）において、ＦＧトランジスタのドレインとＳＧトランジスタのソースはＮ−ウェル（４２）内に形成された共通のＰ＋拡散領域（４８）により形成される。例文帳に追加

In a two-transistor PMOS memory cell 40, having a PMOS floating gate (FG) transistor 40a and a PMOS selection gate (SG) transistor 40b, the drain of the FG transistor and the source of the selecting gate transistor are formed by a common P+ diffusion region 48 formed in an N-well 42. - 特許庁

本発明にかかる半導体装置は、高い閾値電圧を有する第１のトランジスタが形成される第１の領域と、低い閾値電圧を有する第２のトランジスタが形成される第２の領域と、を備え、第１の領域において隣接するトランジスタの拡散領域の間隔Ｌ１は、第２の領域において隣接するトランジスタの拡散領域の間隔Ｌ２のよりも広いことを特徴とするものである。例文帳に追加

A semiconductor device is provided with a first area where a first transistor having a high threshold voltage is formed and a second area where a second transistor having a low threshold voltage is formed, and the interval L1 of the diffusion area of the adjacent transistor in the first area is wider than the interval L2 of the diffusion area of the adjacent transistor in the second area. - 特許庁

高電圧トランジスタ領域及び低電圧トランジスタ領域と、前記高電圧トランジスタ領域に形成されたドリフト拡散領域と、前記低電圧トランジスタ領域に形成されたウェル領域と、を含み、前記ドリフト拡散領域と前記ウェル領域が同一の深さを有することを特徴とするＤＭＯＳ素子を構成する。例文帳に追加

This DMOS device includes: a high-voltage transistor region and a low-voltage transistor region; a drift diffused region formed in the high-voltage transistor region; and a well region formed in the low-voltage transistor region, wherein the drift diffused region and the well region have substantially the same depth. - 特許庁

ＭＯＳトランジスタあるいはＣＭＯＳトランジスタのチャネルドープ層（チャネル拡散層）が、例えば図１に示すようなＰ型局所ドープ層５がＮ型ソース拡散層１１とＮ型ドレイン拡散層１２との間に局部的に形成される。例文帳に追加

A channel doped layer (channel diffused layer) of an MOS transistor or CMOS transistor is e.g. such a p-type local doped layer 5 formed locally between an n-type source diffused layer 11 and an n-type drain diffused layer 12, as shown in Fig. 1. - 特許庁

半導体基板１の一主面側にパンチスルーストッパー層を形成する際に、アナログＣＭＯＳトランジスタ、高耐圧ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオードまたは拡散抵抗を形成する領域をマスクしてたとえばイオン注入をおこなう。例文帳に追加

At the time of forming a punch through stopper layer on one major surface of a semiconductor substrate 1, ions are implanted while masking a region for forming an analog CMOS transistor, a high breakdown strength MOS transistor, a bipolar transistor, a diode or a diffusion resistor. - 特許庁

液状材料を用いた液滴吐出方式によって薄膜デバイスを構成する薄膜を形成し、特に半導体膜内に不純物原子を拡散させるトランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器を提供すること。例文帳に追加

To provide a method by which a transistor can be manufactured by forming a thin film constituting a thin film device by means of a droplet discharging system using a liquid material, and particularly, diffusing impurity atoms into a semiconductor film, and to provide a transistor and an integrated circuit, an electrooptic device, and electronic equipment using a transistor. - 特許庁

これは、トランジスタＴｒＢを覆うＣＶＤ酸化膜１１の形成後で、かつ、シリサイド層１０８を形成する前にトランジスタＴｒＡに高濃度不純物拡散層１０６を形成することで実現できる。例文帳に追加

This can be realized by forming a CVD oxidized film 11 covering the transistor TrB and then forming the high-concentration impurity diffusion layer 106 in the transistor TrA prior to formation of the silicide layer 108. - 特許庁

高耐圧ＭＯＳトランジスタ形成領域と高駆動ＭＯＳトランジスタ形成領域とにゲート構造６と、ＬＤＤ領域１５，２１となる低濃度拡散層を形成する。例文帳に追加

A gate structure 6 and a low-concentration diffusion layer that becomes LDD regions 15, 21 are formed in a high breakdown voltage MOS transistor formation region and a high-drive MOS transistor formation region. - 特許庁

ピラートランジスタＴｒ１と、前記ピラートランジスタＴｒ１の下部拡散層７ａへ信号または電源を供給するとともに、ポリシリコン層１０ａからの固相拡散し、下部拡散層７ａを形成することにより、前記ピラートランジスタＴｒ１のチャネル長ｄ１を厚みにより制御する前記ポリシリコン層１０ａと、を具備してなることを特徴とする。例文帳に追加

The semiconductor device comprises a pillar transistor Tr1, and a polysilicon layer 10a which supplies a signal or power to a diffusion layer 7a underlying the pillar transistor Tr1, and controls the channel length d1 of the pillar transistor Tr1 by the thickness by forming the underlying diffusion layer 7a through solid phase diffusion from the polysilicon layer 10a. - 特許庁

メモリトランジスタの不純物拡散層の上面にシリサイド層を形成することなく、メモリトランジスタのゲート電極の上面にシリサイド層を形成できるようにする。例文帳に追加

To form silicide layers on the top surfaces of memory transistor gate electrodes without forming a silicide layer on the top surface of a memory transistor impurity-diffused layer. - 特許庁

トランジスタとワード線３、ビット線６がシリコン基板１上に形成されており、そのトランジスタの拡散層１５の片側から、ポリシリコンで形成された導電性プラグ５が引き出されている。例文帳に追加

Transistors, word lines 3 and bit lines 6 are formed on a silicon substrate 1 and a conductive plug 5 formed by polysilicon is drawn out from one side of a diffusion layer 15 of each transistor. - 特許庁

トランジスタは、拡散層１０３とゲート電極となるゲートポリシリ１０４により形成され、網目状のゲートポリシリ配線１０１と、トランジスタのゲートポリシリ１０４は、同一工程で形成される。例文帳に追加

The transistor is formed of the diffusion layer 103 and the gate polysilicon 104 that serves as the gate electrode, and the net-like gate polysilicon wiring 101 and the gate polysilicon 104 in the transistor are formed on in the same process. - 特許庁

メモリセル領域と高電圧トランジスタとの高濃度不純物拡散領域を同時にイオン注入で形成し、且つ高電圧トランジスタ側の方が浅くなるように形成する。例文帳に追加

To form a memory cell region and a high concentration impurity diffusion region of a high-voltage transistor at the same time by ion implantation so that the high-voltage transistor side is shallower. - 特許庁

そして、保護素子１を構成するＮ型の拡散層８とＭＯＳトランジスタ１５を構成するＮ型の拡散層１９を同一工程で形成するが、Ｎ型の拡散層８の拡散幅Ｗ３が、Ｎ型の拡散層１９の拡散幅Ｗ４よりも広くなる。例文帳に追加

An N-type diffusion layer 8 of the protection element 1 and an N-type diffusion layer 19 of the MOS transistor 15 are formed in the same process, while a diffusion width W3 of the N-type diffusion layer 8 is larger than a diffusion width W4 of the N-type diffusion layer 19. - 特許庁

このトランジスタアレイは、半導体基板上にエピタキシャル層が形成され、エピタキシャル層にｎ個の二重拡散トランジスタＤＭＯＳ Ｔｒ．が横に配列される。例文帳に追加

In the transistor array, an epitaxial layer is formed on a semiconductor substrate, and n double diffusion DMOS transistors (Trs) are horizontally arranged on the epitaxial layer. - 特許庁

フォト・トランジスタのエミッタ領域を多結晶シリコンと多結晶シリコンからの不純物の拡散された単結晶シリコンとで構成することにより、高効率なフォト・トランジスタを形成できることを特徴とする。例文帳に追加

A high efficiency phototransistor can be fabricated by composing the emitter region of the phototransistor of polycrystalline silicon and single crystal silicon diffused with impurities from the polycrystalline silicon. - 特許庁

マスク数を増やすことなく、ＰＭＯＳトランジスタのソース／ドレイン拡散層内にＳｉＧｅ層を形成することで、ＰＭＯＳトランジスタのオン電流を向上する。例文帳に追加

To improve the on current of a PMOS transistor by forming a SiGe layer in the source/drain diffusion layer of the PMOS transistor without increasing the number of masks. - 特許庁

相対的にセルサイズが小さいパワーＭＯＳトランジスタ６ｂは相対的にセルサイズが大きいパワーＭＯＳトランジスタ６ａに比べて上記ボディ拡散層が深く形成されている。例文帳に追加

The body diffusion layer of the power MOS transistor 6b having a relatively small cell size is formed deeper compared with the power MOS transistor 6a having a relatively large cell size. - 特許庁

そして、選択ゲートトランジスタのゲート電極下で、この選択ゲートトランジスタのソース／ドレイン拡散層領域(23,24)の形状を非対称とする。例文帳に追加

Further, under a gate electrode of the selective gate transistor, a shape of the source/drain diffusion layer region of this selective gate transistor (23, 24) is made asymmetry. - 特許庁

増幅トランジスタ３０及びアドレストランジスタ３１のゲート３０ａ及び３１ａは、ｐ型ウェル２４の表面上で所定間隔がおかれて配置されたｎ型拡散層２６の間に形成される。例文帳に追加

Gates 30a and 31a of the amplification transistor 30 and the address transistor 31 are formed between the n-type diffusion layers 26 which are arranged at predetermined intervals on the surface of the p-type well 24. - 特許庁

同一絶縁基板上に形成された２つのトランジスタの拡散層の抵抗値を同じにすることのできる新構造のトランジスタを搭載した半導体装置を提供する。例文帳に追加

To provide a semiconductor device mounted with transistors of new structure in which resistance values of diffusion layers of two transistors formed on the same insulating substrate are made same. - 特許庁

半導体記憶装置は、半導体基板Ｓと、半導体基板Ｓ上に形成された一対のソース／ドレイン拡散層１１を有するセルトランジスタＴと、セルトランジスタＴに接続された強誘電体キャパシタＣとを備える。例文帳に追加

The semiconductor storage device includes a semiconductor base S, a cell transistor T having a pair of source/drain diffusion layers 11 formed on the semiconductor base S, and a ferroelectric capacitor C connected to the cell transistor T. - 特許庁

ガラス基板上に形成される薄膜トランジスタにおいて、熱工程中にガラス中の不純物が半導体膜へ拡散することを防止し、信頼性の高い薄膜トランジスタを提供することを目的とする。例文帳に追加

To prevent impurities in glass from being diffused in a semiconductor film during a heat process in the case where a thin film transistor is formed on a glass substrate and to provide a highly reliable thin film transistor. - 特許庁

第２導電型ウェル１３は、ドライバトランジスタＱ１３が形成され、ドライバトランジスタＱ１３のソース拡散層１８ａに接続される。例文帳に追加

In the second conductivity type well 13, a driver transistor Q13 is formed, and the well 13 is connected to a source diffusion layer 18a of the driver transistor Q13. - 特許庁