「拡散形トランジスタ」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

相補型電界効果型トランジスタを含む半導体装置において、寄生的に形成されるバイポーラトランジスタのエミッタ電極となるｐ型不純物拡散領域５ａと、電源供給線１４と電気的に接続されているｎ型不純物拡散領域３とを、ｎ型不純物を有する高融点金属シリサイドからなる接続配線４０により接続する。例文帳に追加

In the semiconductor device including complementary field effect transistors, a p-type impurity diffusion region 5a to become an emitter electrode of a parasitically formed bipolar transistor and an n-type impurity diffusion region 3 electrically connected to a power supply line 14 are connected by connection wiring 40 formed of a high-melting point metal silicide having n-type impurities. - 特許庁

たとえば、Ｐ^+ 型ソース拡散層２２とＮウェル領域１２とが同電位になるＰチャネルＭＯＳトランジスタにおいては、Ｎウェル領域１２の表面部のソース領域に対応する部位に、ソース拡散層２２と、ソース拡散層２２とは異種拡散領域となるＮ^+ 型基板拡散層２３とを形成する。例文帳に追加

In a P channel MOS transistor having a P+ type source diffusion layer 22 and an N well region 12 both having an identical potential, for example, the source diffusion layer 22 and an N+ type substrate diffusion layer 23 of a diffusion region different in type from the layer 22 are formed on a surface of the N well region 12 at a location corresponding to the source region. - 特許庁

半導体基板上に形成されたトランジスタ１３，１４は、ゲート絶縁膜を介して形成されたゲート電極と、このゲート電極の両側に位置する半導体基板内に形成された第１、第２の拡散層とを有している。例文帳に追加

Transistors 13 and 14 formed on a semiconductor substrate are provided with a gate electrode formed through a gate insulating film, and first and second diffusion layers formed in the semiconductor substrate positioned at the both sides of the gate electrode. - 特許庁

また、高電源電圧回路部内に形成されたキャリア捕獲領域は、高電源電圧回路部に形成されたＭＯＳ型トランジスタのソースあるいはドレイン領域と同一の拡散層にて形成した。例文帳に追加

The carrier capture region formed in the high power supply voltage circuit section is formed by the same diffusion layer as the source or drain of the MOS-type transistor formed at the high supply voltage circuit section. - 特許庁

ＰＭＯＳ形成領域Ａ２に形成されるＰＭＯＳトランジスタＱ２１において、ソース・ドレイン領域２５は埋め込み酸化膜４を貫通して半導体基板１の閾値電圧制御拡散層２８に達して形成される。例文帳に追加

A PMOS transistor Q21 formed in a PMOS forming region A2 is constituted so that a source and drain region 25 is formed by passing through the buried oxide film 4 to a threshold voltage diffusion layer 28 of the semiconductor substrate 1. - 特許庁

ＮＭＯＳ形成領域Ａ１に形成されるＮＭＯＳトランジスタＱ１１において、ソース・ドレイン領域１５は埋め込み酸化膜４を貫通して半導体基板１の閾値電圧制御拡散層１８に達して形成される。例文帳に追加

In the semiconductor device, an NMOS transistor Q11 formed in an NMOS transistor forming region A1 is constituted so that a source-drain region 15 is formed by passing through a buried oxide film 4 to a threshold voltage diffusion layer 18 of a semiconductor substrate 1. - 特許庁

EEPROMメモリセルは、フローティングゲート６０がｎウエル５４に形成されるｐ-拡散領域６８上に定められる場合、ｎウエル５４に形成されるPMOS型のフローティングゲートトランジスタを用いて制御キャパシタを形成する。例文帳に追加

An EEPROM memory cell uses a PMOS type floating gate transistor, formed in an n-well 54 to form a control capacitor, when a floating gate 60 is defined over a p-diffused region 68 formed in the n-well 54. - 特許庁

Ｓｉ半導体基板１の上に、リン（Ｐ）を含んでいるリンガラス（ＰＳＧ膜）２を形成し、バイポーラＩＣ上に形成すべきトランジスタのエミッタ拡散を終了する。例文帳に追加

Phosphorus glass (PSG film) 2 containing phosphorus (P) is formed on an Si semiconductor substrate 1, and the formation of an emitter by diffusion is finished for a transistor to be formed on a bipolar IC. - 特許庁

また、多数キャリア捕獲領域および少数キャリア捕獲領域は、高電源電圧回路部に形成されたＭＯＳ型トランジスタのソースあるいはドレイン領域と同一の拡散層にて形成した。例文帳に追加

The majority carrier capturing region and the minority carrier capturing region are formed of the same diffusion layer as that in the source or drain region of the MOS transistor formed in the high power supply voltage circuit section. - 特許庁

水分拡散防止膜の形成時におけるトランジスタへのチャージングダメージを防止すると共に、配線形成時における強誘電体キャパシタへの水分の侵入を抑制する半導体装置の製造方法を提供する。例文帳に追加

To provide a method for manufacturing a semiconductor device that prevents charging damage to a transistor, when forming a moisture diffusion prevention film, and suppresses the infiltration of moisture to a ferroelectric capacitor, when forming wiring. - 特許庁

選択成長層１５が表面に形成されたＰＭＯＳトランジスタのシリコン基板１１内のソース／ドレイン拡散層上に、ＰＭＯＳ用コンタクトホール２０を形成する。例文帳に追加

PMOS contact holes 20 are formed on the source/drain diffusion layer in a silicon substrate 11 of a PMOS transistor having a selective growth layer 15 formed on the surface. - 特許庁

半導体基板１００にセルトランジスタのソース／ドレインとして埋込み拡散層１０２を形成してから、ゲート誘電膜１０３とゲートパターン１０４を形成する。例文帳に追加

After forming a buried diffused layer 102 as sources/drains of cell transistors on a semiconductor substrate 100, a gate dielectric film 103 and gate pattern 104 are formed. - 特許庁

本発明のＭＯＳトランジスタ２１では、エピタキシャル層２３上にＬＯＣＯＳ酸化膜２８、ゲート電極３５を形成した後に、ドレイン取り出し領域であるＮ＋型の拡散領域３１を形成する。例文帳に追加

In this MOS transistor 21, after an LOCOS oxide film 28 and a gate electrode 35 are formed on an epitaxial layer 23, an N+ type diffusion region 31 as the drain lead-out region is formed. - 特許庁

半導体チップ１１は、ＭＩＳトランジスタのソース・ドレイン拡散層を上面に有する素子形成領域２１と、素子形成領域２１の周囲を囲むスクライブ領域２２とを有するシリコン基板１６を備える。例文帳に追加

A semiconductor chip 11 is provided with a silicon substrate 16 including an element forming region 21 on the upper side of which a MIS transistor source-drain diffusion layer is formed, and a scribe region 22 for surrounding the element forming region 21. - 特許庁

基板上に拡散層１１、配線層８，８’，８”、コンタクト９、層間絶縁膜１０等の階層によりトランジスタや配線等が形成された能動領域１上に入出力パッド３を形成する。例文帳に追加

An input/output pad 3 is formed on a substrate in an active region 1 with a transistor, a wiring and the like, which are formed of hierarchies, such as a diffusion layer 11, wiring layers 8, 8' and 8", contacts 9 and an interlayer insulating film 10. - 特許庁

そのことで、マスクずれを考慮することなくＮ＋型の拡散領域３１を形成でき、耐圧特性等の所望の特性を実現したＭＯＳトランジスタ２１を形成することができる。例文帳に追加

As a result, the N+ type diffusion region 31 can be formed without taking into consideration the deviation of the mask, and the MOS transistor 21 wherein a desired characteristic like a withstanding voltage characteristic is obtained can be formed. - 特許庁

Ｐウエル２２の表面に、Ｎ^＋拡散層からなるＮＭＯＳトランジスタのソース２７及びドレイン２９が形成され、ゲート２８が形成されている。例文帳に追加

On a surface of a P well 22, a source 27 and a drain 29 of an NMOS transistor composed of an N^+ diffused layer is formed, and a gate 28 is formed. - 特許庁

素子分離領域を有する半導体基板と、前記半導体基板に形成された拡散領域と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記拡散領域上に形成されたシリサイド層（３）とを具備するＭＩＳトランジスタを含む半導体装置である。例文帳に追加

The semiconductor device includes an MIS transistor comprising a semiconductor substrate having an element isolation region, a diffusion region formed on the semiconductor substrate, a gate electrode formed on the semiconductor substrate through a gate insulation film, and a silicide layer (3) formed on the diffusion region. - 特許庁

ＰＮＰバイポーラトランジスタ１６４は、基板の深さ方向に形成したＰ型、Ｎ型及びＰ型不純物拡散領域１２２，１２６，１２８にて形成され、ツェナーダイオード１５０は、Ｎ型及びＰ型不純物拡散領域１２６，１２８にて形成される。例文帳に追加

The PNP bipolar transistor 164 is formed by P-type, N-type, and P-type impurity diffusion regions 122, 126, and 128 that are formed in the direction of the depth of a substrate, and the zener diode 150 is formed by the N-type and P-type impurity diffusion regions 126 and 128. - 特許庁

ＬＤＭＯＳトランジスタは、半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、ゲート電極の両側の半導体基板中にそれぞれ形成されたソース拡散領域及びドレイン拡散領域と、フィールドドレイン部と、を備える。例文帳に追加

An LDMOS transistor comprises: a gate electrode formed on a semiconductor substrate via a gate insulating film; a source diffusion region and a drain diffusion region each formed in the semiconductor substrate at the both side of the gate electrode; and a field drain portion. - 特許庁

ＭＯＳトランジスタＭ１〜Ｍ９は、シリコン基板、ＢＯＸ酸化膜及びシリコン活性層を有するＳＯＩ基板に形成され、かつ、ソース拡散層の底部及びドレイン拡散層の底部がＢＯＸ酸化膜に到達して形成されている。例文帳に追加

MOS transistors M1 to M9 are formed on the SOI substrate having the silicon substrate, the BOX oxide film, and a silicon active layer, and a bottom of source diffusion layer and a bottom of a drain diffusion layer are formed reaching the BOX oxide film. - 特許庁

トランジスタは、柱状半導体層２と、この柱状半導体層２を取り囲むようにゲート絶縁膜３を介して形成されたゲート電極４と、柱状半導体層２の上端部及び下端部に形成されたドレイン拡散層５及びソース拡散層６とを有する。例文帳に追加

The transistor comprises a columnar semiconductor layer 2, gate electrode 4 formed to surround the columnar semiconductor layer 2 through a gate insulation film 3, and a drain diffusion layer 5 and a source diffusion layer 6 formed in an upper and a lower end of the columnar semiconductor layer 2, respectively. - 特許庁

ｐ型ウェル領域１１表面にはｎ型拡散領域２０ａ，２０ｂが形成され、このｎ型拡散領域２０ａ，２０ｂに挟まれたｐ型ウェル領域１１上に転送トランジスタ２１のゲート電極１７が形成されている。例文帳に追加

n-type diffusion regions 20a, 20b are formed on the surface of the p-type well region 11 and the gate electrode 17 of a transfer transistor 21 is formed on the p-type well region 11 pinched by the n-type diffusion regions 20a, 20b. - 特許庁

また、水素又は重水素を含有するソース電極及びドレイン電極を形成し、これらの電極から酸化物半導体層に水素又は重水素を拡散させて電界効果型トランジスタを製造する。例文帳に追加

The field effect transistor is obtained by forming the source electrode and the drain electrode containing hydrogen or heavy hydrogen and by diffusing the hydrogen or the heavy hydrogen from these electrodes to the semiconductor layer of an oxide film. - 特許庁

ベリリウム原子がベースからエミッタへと拡散する問題を防ぐことによって信頼性の改善されたヘテロ接合バイポーラトランジスタおよびその形成方法を提供する。例文帳に追加

To provide a heterojunction bipolar transistor where the reliability is improved by preventing such a problem that beryllium atoms diffuse from a base to an emitter, and its formation method. - 特許庁

スレショルド電圧調節用ドーパントとゲート電極形成用ドーパントが一時的に強化されて拡散する現象が最小化できる半導体素子のＰＭＯＳトランジスター製造方法を提供する。例文帳に追加

To provide a manufacturing method of a PMOS transistor of a semiconductor element which can minimize a phenomenon where dopant for controlling the threshold voltage and dopant for forming the gate electrode are temporarily reinforced and are diffused. - 特許庁

また、ゲート注入では、トランジスタのチャネルだけでなく、その周囲の拡散層が形成される予定の領域にもイオンが注入されるが、そのイオン注入の影響が全く考慮されていない。例文帳に追加

Additionally, in a gate implantation, although not only the channel of the transistor, but also a region where the diffusion layer is formed in the periphery of the channel is ion-implanted, the effect of its ion implantation is not considered at all. - 特許庁

次に、半導体基板の所定領域に、列方向に並ぶ複数の前記メモリトランジスタのソースまたはドレインとして機能する拡散層をビット線106として共通に形成する。例文帳に追加

Diffusion layers functioning as sources or drains for a plurality of memory transistors arranged in the row direction are formed in common in the specified region of the semiconductor substrate as the bit lines 106. - 特許庁

そして、埋込型フォトダイオードＰＤで線形的又は自然対数的に変化したポテンシャルをＮ型浮遊拡散層ＦＤに転送し、ＭＯＳトランジスタＴ３，Ｔ４を通じて映像信号として出力する。例文帳に追加

And a potential varied linearly or natural logarithmically by the embedded type photo diode PD is transmitted to a N type suspended diffusion layer FD and outputted as an image signal through MOS transistors T3, T4. - 特許庁

このPMOSフローティングゲートトランジスタ５２は、高い破壊電圧を設けるために、ドレインを形成するｐ+アクティブ領域７０の下にｐ-型拡散領域６８を用いる。例文帳に追加

The PMOS type floating gate transistor 52 uses the p-diffused region 68 below a p+ active region 70 which forms a drain, to provide a high breakdown voltage. - 特許庁

本発明の半導体装置、例えば、ＭＯＳトランジスタでは、Ｎ型のエピタキシャル層３には、バックゲート領域としてのＰ型の拡散層５が形成されている。例文帳に追加

In the semiconductor device, for example, the MOS transistor, a p-type diffusion layer 5 as a back gate region is formed on an n-type epitaxial layer 3. - 特許庁

フローティングディフュージョン部２３８をなす拡散層２４６とフォトダイオード２３２との間に転送トランジスタ２３４をなす転送ゲート電極２４８を形成する。例文帳に追加

A transfer gate electrode 248 constituting a transfer transistor 234 is formed between a diffusion layer 246, constituting a floating diffusion unit 238 and the photodiode 232. - 特許庁

微細ＭＯＳトランジスタに於いて、高濃度で浅いソース・ドレイン拡散層領域内部にピークを有する如く低濃度のＩｎ又はＧａからなる不純物集積層を形成する。例文帳に追加

Thus, the shallow source/ drain diffusion layer is sucked to the impurity integrated layer and a shallower junction which has high concentration and is distributed into squares is realized. - 特許庁

各チャネル領域３８ａ，３８ｂ上にはゲート絶縁膜を介してそれぞれのゲート電極４０ａ，４０ｂが形成されて、ドレイン拡散層を共通とする２つのＮチャネルＤＭＯＳトランジスタが構成されている。例文帳に追加

Gate electrodes 40a and 40b are formed on the channel regions 38a and 38b through the intermediary of a gate insulating layer respectively, and two N-channel DMOS transistors having the drain diffusion layer in common are formed. - 特許庁

半導体装置の多層配線形成において、絶縁膜に配線溝又は接続孔のエッチング時に、配線を構成する金属のトランジスタへの拡散を防止するようにフォトレジストにエッジカット領域を備えるようにする。例文帳に追加

To provide a photoresist with an edge cut region so as to prevent metal constituting a wiring from diffusing into a transistor, when a wiring trench or a connection hole is etched in an insulating film, in the multilayer wiring formation of a semiconductor device. - 特許庁

転送トランジスタ２１のｎ型拡散領域２０ａの上面及び側面に接するストラップ部２２，２６を有したトレンチキャパシタ１２が形成されている。例文帳に追加

A trench capacitor 12, having strap units 22, 26 which make contact with the upper surface and the side surface of the n-type diffusion region 20a for the transfer transistor 21, is formed. - 特許庁

また、低温での活性化が可能となるため、ソースおよびドレイン領域からの不純物の拡散が抑制され、微細なゲート長のトランジスタ形成が可能となる。例文帳に追加

Moreover, since the activation at low temperature becomes possible, the diffusion of the impurities from the source and drain regions is suppressed, and the formation of a minute transistor of a long gate becomes possible. - 特許庁

強誘電体キャパシタの上部電極とセルトランジスタの拡散層を接続するための配線が、自己整合的に形成された不揮発性記憶装置およびその製造方法を提供する。例文帳に追加

To provide a nonvolatile storage device with self-aligningly formed wiring for connecting an upper electrode of a ferroelectric capacitor with a diffusion layer of a cell transistor, and to provide a method of manufacturing the same. - 特許庁

また、ストライプ状拡散層を形成することでドレイン領域が広がりオン抵抗が低減され、埋め込み層も寄生バイポーラトランジスタ動作を十分に抑制できるように、濃度を濃くすることができる。例文帳に追加

Moreover, concentration can be increased so that the drain region can be extended with reduction in the ON-resistance by forming the striped diffusing layer, and the embedded layer can sufficiently suppress operations of the parasitic bipolar transistor. - 特許庁

その後、ＢＰＳＧ膜２３、３９内に、選択トランジスタの不純物拡散層１９及びセレクトゲートシャント部の多結晶シリコン膜１５に達するコンタクトホール２７、２９を形成する。例文帳に追加

Contact holes 27 and 29 extending to the impurity diffusion layer 18 of the selecting transistor and the polycrystalline silicon film 15 of a select gate shunt part are made in the BPSG films 23 and 39. - 特許庁

本発明は、発熱素子を駆動する金属酸化物電界効果型トランジスタの少なくともソース領域の拡散層表面を金属シリサイド層により形成する。例文帳に追加

The surface of a diffusion layer of at least a source region is formed of a metal silicide layer in a metal oxide field effect transistor actuating the heating element. - 特許庁

シリコン基板１０上にはソース／ドレイン拡散層１２、ゲート電極１３、ゲート絶縁膜１４及び側壁絶縁膜１５からなるトランジスタＴが形成されている。例文帳に追加

A transistor T consisting of a source/drain diffusion layer 12, a gate electrode 13, a gate insulating film 14 and a sidewall insulating film 15 is formed on a silicon board 10. - 特許庁

本発明は、拡散層パターンの面積差に起因する研磨レートの差を低減し均一な素子分離領域を形成すること、工程数を増やすことなくトランジスタの寄生抵抗を積極的に大きくすることを課題とする。例文帳に追加

To form an uniform element isolation region and positively increase the parasitic resistance of a transistor, without increasing man-hours by reducing the difference in polishing rates caused by difference in the areas of diffused layer patterns. - 特許庁

バイポーラトランジスタとＣＭＯＳＦＥＴを一つの基板上に形成する半導体装置の製造方法において、ＣＭＯＳＦＥＴとなる部分をエミッタ拡散のための熱処理によって過剰な熱に晒さないようにする。例文帳に追加

To prevent a part becoming CMOSFET from being exposed to excessive heat in a heat treatment for emitter diffusion in a manufacturing method of a semiconductor device where a bipolar transistor and CMOSFET are formed on one substrate. - 特許庁

この接合型電界効果トランジスタは、縦型構造を有するとともに、ノーマリオフ型のオンオフ特性を有し、半導体基板１、チャネル層３およびソース拡散層９がＳｉｃを主成分として形成されている。例文帳に追加

The junction field effect transistor has a vertical structure and normally-off type on/off characteristics wherein a semiconductor substrate 1, a channel layer 3 and a source diffusion layer 9 are mainly composed of SiC. - 特許庁