「拡散形トランジスタ」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

第１の素子領域にはＩＩＬの横型ＰＮＰトランジスタのエミッタ層となるＰ型拡散層１０６と、コレクタ層となるＰ型拡散層１０７が形成される。例文帳に追加

A P type diffusion layer 106 to become an emitter layer of a horizontal PNP transistor of the IIL and a P type diffusion layer 107 to become a collector layer are formed on the first element region. - 特許庁

トップゲートとなる前記Ｐ型拡散層１１１ａの直下に選択的に形成された前記Ｎ型拡散層１１０ａは接合型電界効果トランジスタ１５１のチャネル層となる。例文帳に追加

The n-type diffusion layer 110a is selectively formed just under the p-type diffusion layer 111a as the top gate, and becomes a channel layer of the junction field effect transistor 151. - 特許庁

拡散経路は、上部が下部と重なるコンタクトを形成し、それによって、トランジスタへの水素拡散経路として機能するギャップを生成することによって実現される。例文帳に追加

The diffusion path is provided by forming a contact, in which the upper section overlaps the lower section, thus creating a gap that serves as a hydrogen diffusion path. - 特許庁

コンベンショナル型のドレイン構造を持つＮＭＯＳトランジスタのＮ型ソース・ドレイン拡散層の間に局所的にＰ型拡散層を形成する。例文帳に追加

A p-type diffusion layer is locally formed between an n-type source/drain diffusion layers of an NMOS transistor having a conventional type drain structure. - 特許庁

さらに、アクティブ領域１２に形成された前記第１の拡散領域及び第３の拡散領域を有する第２の選択トランジスタと、固定層に電気的に接続された第１の配線とを備える。例文帳に追加

Further, the magnetic random access memory includes a second selection transistor including the first diffusion region and a third diffusion region which are formed in the active region 12, and first wiring electrically connected to the first pinned layer. - 特許庁

フラットセル型メモリセル領域にてトランジスタを形成しないビット線拡散層を幅広とするか、または拡散層濃度を高くすることにより、ビット線全体としての抵抗を低くする。例文帳に追加

The total resistance of bit lines is reduced by making the bit line diffusion layer on which no transistor is formed broader in width or higher in concentration in the flat cell type memory cell area of the semiconductor device. - 特許庁

各拡散領域を形成する際のアライメントずれを抑制することができ、各拡散領域の位置精度が高く、電気特性のばらつきを低減することのできるバイポーラトランジスタの製造方法を提供する。例文帳に追加

To provide a method of manufacturing a bipolar transistor, capable of suppressing misalignment when forming each diffusion region, and reducing variations in electrical characteristics since position accuracy of each diffusion region is high. - 特許庁

そして、ＮＰＮトランジスタ１のベース領域として用いられるＰ型の拡散層１０とＰ型の分離領域３との間にはＮ型の拡散層１２が形成されている。例文帳に追加

Then, an n-type diffusion layer 12 is formed between a p-type diffusion layer 10 used as the base region of the npn transistor 1 and the p-type separation region 3. - 特許庁

そして、ＮＰＮトランジスタ１のベース領域として用いられるＰ型の拡散層１２とＰ型の分離領域３との間にはＮ型の拡散層１４が形成されている。例文帳に追加

Then, an n-type diffusion layer 14 is formed between a p-type diffusion layer 12 used as the base region of the npn transistor 1 and the p-type separation region 3. - 特許庁

第１不純物拡散層１０４、第１ボディ領域１００、第１不純物拡散層１２４に跨るように選択トランジスタSTのゲート部G_STをＭＯＳ型構造で形成する。例文帳に追加

The gate G_ST of the selection transistor ST is formed with a MOS structure so as to straddle the first impurity diffusion layer 104, the first body region 100, and the first impurity diffusion layer 124. - 特許庁

メモリセルトランジスタにおいて、ソース拡散層１８は２つの絶縁膜サイドウォール２５ａ，２５ｂによって覆われており、ソース拡散層１８の上にはシリサイド層は形成されていない。例文帳に追加

In a memory cell transistor, a source diffusion layer 18 is covered by two dielectric sidewalls 25a and 25b, and a silicide layer is not formed on the source diffusion layer 18. - 特許庁

本発明の半導体装置、例えば、ＭＯＳトランジスタでは、Ｎ型のエピタキシャル層４には、バックゲート領域としてのＰ型の拡散層５と、ドレイン領域としてのＮ型の拡散層８とが形成されている。例文帳に追加

The semiconductor device, for example, a MOS transistor has a structure that a p-type diffusing layer 5 as a back gate region and an n-type diffusing layer 8 as a drain region are formed on an n-type epitaxial layer 4. - 特許庁

ｎ型半導体領域(101)における第１の領域(PMOS)に形成された第１のＭＩＳ型トランジスタは、第１のゲート絶縁膜(103)と、第１のゲート電極(104)と、第１のエクステンション拡散層(106)と、第１のフッ素拡散層(108)とを備える。例文帳に追加

A first MIS transistor formed in the first region (PMOS) in an n-type semiconductor region (101) comprises a first gate insulating film (103), a first gate electrode (104), first extension diffusion layers (106), and a first fluorine diffusion layer (108). - 特許庁

この保護絶縁膜によって、配線材料のＣｕなどがウェーハ１００のチップ形成領域内に拡散するのを防止し、Ｃｕ拡散が原因で生じるトランジスタ特性の変動を抑制するものである。例文帳に追加

This protective insulating film prevents the diffusion of Cu or the like, which is an interconnection material, into a chip forming region of the wafer 100, thereby suppressing fluctuations in transistor characteristics caused by Cu diffusion. - 特許庁

トランジスタのソースを形成する第１の拡散領域１０２と分離して、基板またはウェル電位を給電するための第２の拡散領域１０４を設けている。例文帳に追加

A second diffusion region 104 for supplying a substrate or well potential is provided separately from a first diffusion region 102 for forming a source of a transistor. - 特許庁

この構造により、分離領域１のＰ型の拡散層１３の横方向拡散幅が抑制され、分離領域の形成領域及びＭＯＳトランジスタのデバイスサイズが低減される。例文帳に追加

By this structure, the lateral diffusion width of a P-type diffusion layer 13 in the separation region 1 is suppressed, and the formation region of the separation region and the device size of the MOS transistor are reduced. - 特許庁

シリコン基板１上に、ゲート電極１０及び高濃度不純物拡散層１２等から構成されるトランジスタを形成した後、該トランジスタと電気的に接続する第２の配線２２を形成し、その後、シリコン基板１の上にプラズマ窒化膜２３を形成する。例文帳に追加

After a transistor composed of a gate electrode 10, a heavily doped diffusion layer 12 and the like is formed on a silicon substrate 1, second wiring 22 electrically connected with the transistor is formed and then a plasma nitride film 23 is formed on the silicon substrate 1. - 特許庁

セルトランジスタの拡散層に接続された多結晶シリコン電極と、周辺回路トランジスタの拡散層に接続された金属電極とを備え、多結晶シリコン電極が形成された拡散層の接合リーク電流が抑制され、これによって、良好な情報保持特性を有する半導体装置の製造方法を提供する。例文帳に追加

To provide a method for manufacturing a semiconductor device wherein a polycrystaline silicon electrode connected to the diffusion layer of a cell transistor and a metal electrode connected to the diffusion layer of a peripheral transistor are installed, and bonding leakage current of the diffusion layer is restrained in which the polycrystaline silicon electrode has been formed, so that good data holding characteristics is installed. - 特許庁

半導体基板１０上に形成されたトランジスタと、トランジスタに電気的に接続されたキャパシタとを有する半導体装置であって、トランジスタとキャパシタとの間に形成された水素供給膜４４と、水素供給膜４４とキャパシタとの間に形成された水素拡散防止膜４５とを有する。例文帳に追加

The semiconductor device comprises a transistor formed on a semiconductor substrate 10, and a capacitor connected electrically with the transistor wherein a hydrogen supply film 44 is formed between the transistor and the capacitor and a hydrogen anti-diffusion film 45 is formed between the hydrogen supply film 44 and the capacitor. - 特許庁

半導体基板１０上に形成された電界効果型トランジスタの上には保護絶縁膜１４が堆積されており、該保護絶縁膜１４中には、下端部が電界効果型トランジスタの不純物拡散層１３と接続するコンタクトプラグ１５が形成されている。例文帳に追加

A protective insulating film 14 is deposited on a field effect transistor provided on a semiconductor substrate 10, and a contact plug 15 whose lower end is connected to the impurity diffused layer 13 is formed in the protective insulating film 14. - 特許庁

多結晶シリコントランジスタは、ソースおよびドレイン領域の形成のために高温の熱処理工程を必要とし、ソースおよびドレイン領域からの不純物拡散により微細なトランジスタを形成することが困難である。例文帳に追加

To resolve the problem that conventionally polycrystalline silicon transistor which requires heat treatment process at a high temperature for the formation of source and drain regions, and that it is difficult to form a minute transistor due to diffusion of impurities from the source and drain regions. - 特許庁

ベース電極のコンタクト部にベース領域と異なる導電形の拡散領域を形成するトランジスタのオンするベース入力信号電圧を調整し得ると共に、これをデジタルトランジスタとする場合に、ベース電流を制御し得る構造のバイポーラトランジスタを有する半導体装置を提供する。例文帳に追加

To provide a semiconductor device having a bipolar transistor with a structure capable of regulating a base input signal voltage bringing the transistor forming a conductive diffusion region that is different from a base region at the contact part of a base electrode to ON-state and controlling a base current in the case when this is a digital transistor. - 特許庁

液状材料を用いた液滴吐出方式によって薄膜デバイスを構成する薄膜を形成し、特に半導体膜内に不純物原子を拡散させる不純物含有半導体膜の形成方法、トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器を提供すること。例文帳に追加

To provide the forming method of a semiconductor film comprising impurity with which a thin film constituting a thin film device is formed by a liquid droplet system using a liquid-like material and impurity atoms are especially diffused in the semiconductor film; and to provide a manufacturing method of a transistor, the transistor, an integrated circuit using the transistor, an electro-optic device, and an electronic apparatus. - 特許庁

ｎチャネルＭＩＳトランジスタとｐチャネルＭＩＳトランジスタとが１つの基板に形成された半導体装置において、ゲート電極及び拡散層における抵抗が上昇しにくい半導体装置及びその製造方法を実現できるようにする。例文帳に追加

To achieve a semiconductor device including an n channel MIS transistor and a p channel MIS transistor formed on one substrate wherein resistances at a gate electrode and a diffusion layer hardly increase, and to provide its manufacturing method. - 特許庁

また、酸化アルミニウム膜を形成することにより、該トランジスタを有する半導体装置や電子機器の作製工程での熱処理でも大気から水や水素が酸化物半導体層に侵入し、拡散することを防止することができ、信頼性の高いトランジスタとすることができる。例文帳に追加

The formation of the aluminum oxide film can prevent water or hydrogen in the air from entering and diffusing in the oxide semiconductor layer in the heat treatment in the manufacturing process for a semiconductor device or an electronic appliance including the transistor, thereby providing a highly reliable transistor. - 特許庁

金属触媒の拡散を利用してシリコン層を多結晶半導体層に形成しても、金属触媒の濃度差によって多結晶半導体層の半導体特性が低下することを最少化する薄膜トランジスタ、薄膜トランジスタのアクティブ層の製造方法、および表示装置を提供する。例文帳に追加

To provide a thin film transistor, method for manufacturing an active layer of the thin film transistor, and a display device for minimizing deterioration of semiconductor properties of a polycrystalline semiconductor layer due to density difference of metal catalysts even if a silicon layer is formed to the polycrystalline semiconductor layer by using diffusion of the metal catalysts. - 特許庁

トランジスタサイズの異なるメモリ、ロジックなどを混載する半導体装置において、トランジスタサイズに依存することなく、所望のチャネル幅が得られる拡散層を形成することが可能な半導体装置およびその製造方法を提供する。例文帳に追加

To provide a semiconductor device and manufacturing method thereof in which diffusion layers obtained from a desired channel width can be formed without depending on a transistor size, in the semiconductor device consolidated with memories or logics of different transistor sizes. - 特許庁

ゲートＧ，ドレインＤの他に、複数のソースコンタクトＳ１，Ｓ２およびこれらソースコンタクトＳ１，Ｓ２間の拡散層により形成される第１および第２の抵抗５を備えた第１のトランジスタ２と、ゲート，ドレインおよびソースを備えた第２のトランジスタ３とを有する。例文帳に追加

A semiconductor integrated circuit is equipped with a first transistor 2 which is provided with source contacts S1 and S2 and a first and a second resistor, 5 and 5, formed of diffusion layers between the source contacts S1 and S2 besides a gate G and a drain D and a second transistor 3 equipped with a gate, a drain, and a source. - 特許庁

薄膜トランジスタと重なる位置に形成される第２配線２０は、薄膜トランジスタのソース領域１３Ａまたはドレイン領域１３Ｂと重なる位置であって、ゲート電極１５及び低濃度不純物拡散領域（ＬＤＤ領域１３Ｃ，１３Ｄ）とは重ならない位置に配置されている。例文帳に追加

The second line 20 formed on a position where it laps over the thin-film transistor is arranged on the position where the second line 20 laps over a source region 13A or a drain region 13B of the thin-film transistor and does no lap over a gate electrode 15 and a lightly doped drain region (LDD regions 13C, 13D). - 特許庁

高融点金属の化合物膜を少なくとも含む絶縁ゲート型電界効果トランジスタのゲート電極３１を高融点金属の拡散防止膜５７で覆った状態で、バイポーラトランジスタのベース層としてのエピタキシャル層３５ａを形成する。例文帳に追加

A method for manufacturing the semiconductor device comprises a step of forming an epitaxial layer 35a as a base layer of the bipolar transistor, in a state in which a gate electrode 31 of the insulated gate field effect transistor having at least a compound film of a high melting point metal is covered with a diffusion preventive film 57 of the high melting point metal. - 特許庁

各感光セルでは、フォトダイオード１０１と、転送ゲート１０２と、フローティング拡散層部１０３と、増幅トランジスタ１０４と、リセットトランジスタ１０５とが、素子分離領域に囲まれた一つの活性領域１００内に形成される。例文帳に追加

Each of photosensible cells is formed with, inside one active region 100 surrounded with a device separation area, a photo-diode 101, a transfer gate 102, a floating spreading layer unit 103, an amplifying transistor 104 and a reset transistor 105. - 特許庁

この転位ループ欠陥層１９により、Ｐ型エクステンション高濃度拡散層１６を形成する不純物原子のドーズロスが抑制されるため、トランジスタの駆動力の低下が抑制され且つ短ゲート長のＭＩＳ型トランジスタを実現できる。例文帳に追加

Since this translocation loop defective layer 19 suppresses the dose loss of impurity atoms which form the p-type extension high concentration diffused layer 16, the drop of the driving force of a transistor is suppressed, and a MIS-type transistor with a short gate can be achieved. - 特許庁

各感光セルでは、フォトダイオード１０１と、転送ゲート１０２と、フローティング拡散層部１０３と、増幅トランジスタ１０４と、リセットトランジスタ１０５とが、素子分離領域に囲まれた一つの活性領域１００内に形成される。例文帳に追加

Each photosensitive cell has a photodiode 101, a transfer gate 102, a floating diffusion layer 103, an amplifying transistor 104, and a restting transistor 105 formed in a active region 100 surrounded by an element separating region. - 特許庁

ドライブ部のトランジスタ群に対して、拡散工程の中の最終に近いコンタクト窓形成工程で、コンタクト窓３９における接続孔を通じたトランジスタとボディ電位用電源配線３７との接続によって、トランジスタの特性をエンハンスメント型にするかデプレッション型にするかを選択することにより、メモリセルへの記憶情報の書き込みを行うことを可能にする。例文帳に追加

Memory information can be written in a memory cell by selecting whether characteristics of transistors are made an enhancement type or a depression type by connecting a transistor through a connection hole in a contact window 39 and power source lines 37 for body potential in a contact window forming process near the final process in a diffusion process for a transistor group of a drive section. - 特許庁

その後、シリコン酸化膜１２５を堆積させ、エミッタ及びＭＯＳソース／ドレイン取り出し用の低抵抗拡散層を形成するためのパターンニングを行い、バイポーラトランジスタのエミッタ部とＮＭＯＳトランジスタのソース／ドレイン取り出し部にＡｓ＋イオンを注入し、ＰＭＯＳトランジスタのソース／ドレイン取り出し部にＢＦ２＋イオンを注入する。例文帳に追加

Thereafter a silicon oxidation film 125 is accumulated, patterning for forming a low resistance diffusion layer for emitter and MOS source/drain taking-out is performed, As+ ion is injected on the emitter part of a bi-polar transistor and the source/drain taking-out part of an NMOS transistor, and BF2+ ion is injected to the source/drain taking-out part of a PMOS transistor. - 特許庁

本発明の半導体装置は、トランジスタのソース拡散層及び又はドレイン拡散層へのコンタクトが多結晶シリコンのコンタクトプラグである半導体装置において、前記ソース拡散層及び又はドレイン拡散層と多結晶シリコンのコンタクトプラグの間に格子間シリコンまたは空孔の拡散を防止する拡散防止膜を形成した。例文帳に追加

In a semiconductor device where contact with the source diffusion layer and the drain diffusion layer of a transistor is made by a polysilicon contact plug, a film for preventing diffusion of inter-lattice silicon or cavity is formed between the source diffusion layer or the drain diffusion layer and the polysilicon contact plug. - 特許庁

ＮＰＮ型トランジスタ５は、エミッタに相当するＮ型エピタキシャル層と、Ｎ型エピタキシャル層上に選択的に形成され、ベースに相当するＰ型拡散層と、Ｐ型拡散層上に選択的に形成され、コレクタに相当するＮ型拡散層とから構成される。例文帳に追加

The NPN-type transistor 5 comprises an N-type epitaxial layer corresponding to the emitter, a P-type diffusion layer selectively formed on the N-type epitaxial layer and corresponding to the base, and an N-ype diffusion layer selectively formed on the P-type diffusion layer and corresponding to the collector. - 特許庁

例えば高耐圧Ｐ型ＭＯＳトランジスタ構造では、低濃度Ｎ型拡散領域１０８の上において、ゲートＧの右方及び左方に、低濃度Ｐ型拡散領域１０９が形成され、その上に高濃度Ｐ型拡散領域１０６が形成される。例文帳に追加

In, for example, a high-breakdown-voltage P-type MOS transistor structure, a low-density P-type diffusion region 109 is formed on a low-density N-type diffusion region 108 to the right and the left of a gate G, and a high-density P-type diffusion region 106 is formed thereupon. - 特許庁

ｐ型半導体基板上７に形成された横型二重拡散ＭＯＳトランジスタを構成において、ソース領域となる高濃度ｎ型拡散層９に接するように、低濃度ｐ型ウエル層１１の電極となる高濃度ｐ型拡散層１０を形成する。例文帳に追加

In a structure of the lateral double diffusion MOS transistor formed on a p-type semiconductor substrate 7, a high concentration p-type diffusion layer 10 serving as an electrode of a low concentration p-type well layer 11 is formed in contact with a high concentration n-type diffusion layer 9 serving as a source region. - 特許庁

この接合型電界効果トランジスタは、チャネル層３にゲート拡散層５が面接触した縦型構造を有しており、ゲート拡散層５が平面視点状の形状を有し、マトリクス状に設けられ、その各ゲート拡散層５の周囲を取り囲むようにチャネル層３が形成されている。例文帳に追加

The junction field effect transistor has such a vertical structure that a gate diffusion layer 5 comes into face contact with a channel layer 3 wherein the gate diffusion layer 5 has a spot-like plan view arranged in matrix and the channel layer 3 is formed to surround each gate diffusion layer 5. - 特許庁

ダイオード素子は、コレクタ拡散層２７、ベース拡散層２９及びエミッタ拡散層３１を備えた縦型バイポーラトランジスタ構造からなり、ベースとコレクタが接続され、エミッタとベースとの間で形成されたダイオード素子である。例文帳に追加

The diode element has a longitudinal bipolar transistor structure, comprising a collector diffusion layer 27, a base diffusion layer 29, and an emitter diffusion layer 31; its base and collector are connected; and is a diode element formed between the emitter and the base. - 特許庁

前記ゲートＧの近傍には、前記低濃度Ｎ型拡散領域１０８と、前記低濃度及び高濃度Ｎ型拡散領域１０９、１０６と、高濃度Ｎ型拡散領域１０４とにより寄生バイポーラトランジスタ２０３、２０４が形成される。例文帳に追加

The low-density N-type diffusion region 108, low-density and high-density N-type diffusion regions 109 and 106, and high-density N-type diffusion region 104 form parasitic bipolar transistors 203 and 204. - 特許庁

半導体装置の溝型ゲートトランジスタは、溝内に形成されるゲート電極１６と、ストレージノードに接続する第１の拡散層１９と、ビット線に接続され、第１の拡散層１９よりも深さが小さい第２の拡散層１８とを有する。例文帳に追加

The grooved gate transistor of the semiconductor device is provided with a gate electrode 16 formed in a groove, a first diffused layer 19 connected with a storage node, and a second diffused layer 18 that is connected with a bit line and of which depth is smaller than that of the first diffused layer 19. - 特許庁

ＬＣＤドライバＩＣ１４は、トランジスタ素子３１と、トランジスタ素子３１などを電気的に分離するためのＳＴＩ分離層３２と、ＳＴＩ分離層３２に隣接して形成された拡散領域４３と、拡散領域４３上に形成された絶縁膜４１と、絶縁膜４１上に形成された抵抗素子３４とを有する。例文帳に追加

An LCD driver IC 14 comprises: a transistor element 31; an STI separation layer 32 for separating the transistor element 31 and the like electrically; a diffusion region 43 formed adjacent to the STI separation layer 32; an insulation film 41 formed on the diffusion region 43; and a resistive element 34 formed on the insulation film 41. - 特許庁

受光素子７０は、ｐ型シリコン層１５をチャネルボディとして、その表面にゲート絶縁膜７１を介してゲート電極７２が形成され、絶縁膜１４に達する深さにソース拡散層７３およびドレイン拡散層７４が形成された、ＰＤＳＯＩトランジスタ（ＭＯＳトランジスタ）により構成されている。例文帳に追加

A light-receiving element 70 is composed of a PDSOI transistor (MOS transistor) in which a gate electrode 72 is formed on the surface of a p-type silicon layer 15 used as a channel body via a gate insulation film 71, and a source diffusion layer 73 and a drain diffusion layer 74 are formed to a depth reaching the insulation film 14. - 特許庁